动态随机存取存储器控制器和控制方法

摘要

提供了一种DRAM控制器和DRAM控制方法。该DRAM控制器控制对DRAM的读写，并且包括：存储单元，用于存储包含响应于先前的部分写请求而写入DRAM的数据的第一预定长度的数据、以及所述第一预定长度的数据在DRAM中的存储地址；以及控制单元，用于响应于所接收的读请求而判断在所述存储地址中是否存在与该读请求中的读地址相同的地址，并且当在所述存储地址中存在与该读地址相同的地址时，从存储单元中读取与该读地址相对应的数据以便输出。通过在每次执行部分写请求时都将所获得的合并后的数据存储在存储单元中，可以减少由于随后的读请求或部分写请求而从DRAM读取数据的次数，补偿由于响应于部分写请求执行读-修改-写操作而导致的DRAM控制器的性能下降。

主权项

一种DRAM控制器，用于控制对DRAM的读写，包括：存储单元，用于存储包含响应于先前的部分写请求而写入该DRAM的数据的第一预定长度的数据、以及所述第一预定长度的数据在该DRAM中的存储地址；控制单元，用于响应于所接收的部分写请求而判断在所述存储地址中是否存在与该部分写请求中的写地址相同的地址；以及合并单元，当该控制单元判断在所述存储地址中存在与该部分写请求中的写地址相同的地址时，该合并单元将存储在该存储单元中的、包含该部分写请求中的写地址上的数据的第二预定长度的数据与该部分写请求要写入的数据合并，并且将合并后的数据写入该DRAM和该存储单元。