发明名称 一种相变存储器芯片测试方法及其系统
摘要 本发明公开了一种相变存储器芯片测试方法及系统。所述的相变存储器芯片测试方法能准确的测量相变存储器芯片的读写电路、选通电路、寻址能力、随机读写、抗串扰能力、初值检测和寻找合适擦写脉冲参数;所述的测试系统是由主控计算机,控制软件、下位机微控器、数字I/O采集卡、多功能测试卡、脉冲信号发生器、芯片接口电路、限流稳压电源和转换连接部件组成。主控计算机与下位机微控器相连,数字I/O采集卡和多功能测试卡相连,数字I/O采集卡与脉冲信号发生器和芯片接口电路相连。下位机微控器I/O端口与芯片接口电路相连,脉冲信号发生器与芯片接口电路相连,多功能测试卡与芯片接口电路相连;通过调用相应的测试模块完成相变存储器芯片的功能测试。
申请公布号 CN102354537A 申请公布日期 2012.02.15
申请号 CN201110188355.4 申请日期 2011.07.06
申请人 华中科技大学 发明人 李震;张乐;瞿力文;缪向水
分类号 G11C29/56(2006.01)I 主分类号 G11C29/56(2006.01)I
代理机构 华中科技大学专利中心 42201 代理人 曹葆青
主权项 一种相变存储器芯片测试方法,其特征在于,该方法包括下述步骤:第1步首先检测相变存储器芯片各电源引脚之间的电阻,判断电源引脚之间是否有短路情况发生,如果短路,转入第4步,否则,进入第2步;第2步对读电路模块和写电路模块进行测试:测试读电路模块:在读电路偏置调节端口接电位器,并用可调电阻代替相变存储器芯片中的存储单元接入相变存储器读电路模块;首先调节电位器电阻值的大小,改变可调电阻的值,测量读电路输出端口的电压值,记录数据,得到不同电位器电阻值下可调电阻值与读电路输出端口电压值的关系曲线,将曲线与仿真结果进行比较,若得到的曲线与仿真结果和设计值不一致,则结束测试读电路模块过程;若曲线与设计值一致,根据实际相变存储器芯片内存储单元的高、低阻值来设定读电路偏置调节端口的电阻值;测试写电路模块:在擦、写脉冲幅值调节端口分别接上可调电阻,设置脉冲输出类型为写或擦脉冲,调节写或擦脉冲幅值调节端口处可调电阻值的大小,测量写或擦脉冲输出端口的电流值,得到写或擦脉冲幅值调节电阻与写或擦脉冲电流幅值的对应关系曲线,将曲线与仿真结果进行比较,若得到的曲线与仿真结果和设计值不一致,则结束测试写电路模块过程;若曲线与设计值相符合,依曲线根据相变存储器芯片内存储单元所需实际擦写电流的大小设置写或擦脉冲幅值调节电阻;第3步对相变存储器芯片的下述能力进行测试:选通能力和擦写能力测试:首先将相变存储器芯片内各地址单元所对应数据的全初始化为“0”,随机指定相变存储器芯片中的某一个地址A,读取该地址单元所存储的数据,对其进行写“1”操作,读取该相变存储器芯片所有地址单元存储的数据;若只有地址A对应的单元数据为“1”,其余为“0”说明相变存储器选通能力正常、擦写功能正常;若有物理位置非紧邻A的地址单元数据为“1”,说明相变存储器选通能力不正常、擦写功能正常;若有物理位置紧邻A的地址单元数据为“1”,结合抗串扰能力测试结果,判断相变存储器的选通能力,若抗串扰能力测试结果显示对芯片某一单元进行操作时不会对相邻单元产生影响,说明选通地址时误选了其余地址,否则重复此过程,若重复测试时结果一致,说明选址错误,若每次测试结果不完全一致,认为错误由串扰造成,选通功能无故障,芯片存储信息不可靠;若所有地址都不为“1”,更换地址,再次进行写“1”操作,读取所有地址单元存储的数据,若依然全为“0”,说明选通电路不正常,结束选通能力和擦写能力测试过程;相变存储器芯片的随机读写能力测试:初始化芯片各行地址所对应的行单元为其行地址数值,然后连续读出任一指定行地址前后行地址处的数据,将行地址和读出数据保存,通过比较行地址和读出数据是否一致来判断相变存储器芯片的随机读写能力,若一致说明随机读写功能正常,若不一致,说明随机读写功能不正常;抗串扰能力测试:对芯片中的任一单元进行读、擦写操作的同时,在每一步操作之后均读出与其物理位置相邻单元的存储信息,将测试结果保存,通过比较每一步读出后的电阻值即能够判断芯片的抗串扰能力;对任一单元操作前后,读取相邻单元的存储信息,根据存储信息的变化程度,来标定芯片的抗串扰能力;第4步结束。
地址 430074 湖北省武汉市洪山区珞喻路1037号