双CPU系统UART互控切换逻辑电路结构及调试电路系统

摘要

本发明涉及双CPU系统UART接口互控切换逻辑电路结构，其包括连接第一CPU的UART接口和第二CPU的UART接口的切换逻辑控制器，且第一CPU和第二CPU还分别有一GPIO接口连接该切换逻辑控制器。本发明还涉及具有该电路结构的双CPU系统UART接口互控切换调试电路系统。采用本发明的双CPU系统UART接口互控切换逻辑电路结构及调试电路系统，其切换逻辑控制器可根据第一CPU的GPIO接口或第二CPU的GPIO接口所输出的逻辑控制信号选择性地连通第一CPU的UART接口或第二CPU的UART接口，以实现双CPU的UART接口切换，满足MDU设备对于可调试性的要求，也保证了对于可维护性要求。

主权项

一种双CPU系统UART接口互控切换逻辑电路结构，其特征在于，所述的电路结构包括第一中央处理单元、第二中央处理单元及切换逻辑控制器，所述的第一中央处理单元的UART接口及第二中央处理单元的UART接口均连接于所述的切换逻辑控制器，所述的第一中央处理单元和第二中央处理单元还分别有一GPIO接口连接所述的切换逻辑控制器，所述的切换逻辑控制器根据所述的第一中央处理单元的GPIO接口所输出的逻辑控制信号或第二中央处理单元的GPIO接口所输出的逻辑控制信号选择性地连通所述的第一中央处理单元的UART接口或所述的第二中央处理单元的UART接口。