发明名称 基于部份输入及输出相位操作之数位锁相回路
摘要 在一态样中,一数位PLL(DPLL)基于输入及输出相位之小数部分来操作。该DPLL累加至少一输入信号以获得一输入相位。该DPLL基于一来自一振荡器之一振荡器信号与一参考信号之间的相位差,(例如)使用一时间至数位转换器(TDC)来判定一输出相位之一小数部分。该DPLL基于该输入相位之该小数部分及该输出相位之该小数部分来判定一相位误差。该DPLL接着基于该相位误差来产生一用于该振荡器之控制信号。在另一态样中,一DPLL包括一合成累加器,该合成累加器基于该参考信号,藉由追纵振荡器信号周期之数目来判定一粗略之输出相位。
申请公布号 TW200935745 申请公布日期 2009.08.16
申请号 TW097146522 申请日期 2008.11.28
申请人 高通公司 发明人 盖瑞 约翰 贝伦堤尼;桑伯
分类号 H03L7/06(2006.01) 主分类号 H03L7/06(2006.01)
代理机构 代理人 陈长文
主权项
地址 美国