发明名称 |
非易失性半导体存储器晶体管及非易失性半导体存储器的制造方法 |
摘要 |
本发明公开了一种非易失性半导体存储器晶体管及非易失性半导体存储器的制造方法,具有使用岛状半导体的构造,可增大浮置栅极与控制栅极间的电容。非易失性半导体存储器晶体管具有:岛状半导体(301),从硅衬底侧依序形成有源极区域(303)、沟道区域(304)及漏极区域(302);浮置栅极(306),以包围沟道区域的外周的方式使穿隧绝缘膜(305)介设配置于其间;控制栅极(308a),以包围浮置栅极的外周的方式使多晶硅层间绝缘膜(307)介设配置于其间;及控制栅极线(308),电性连接于控制栅极,且朝既定方向延伸。在浮置栅极(306)与控制栅极(308a)的下表面及内侧面之间、及浮置栅极(306)与控制栅极线(308)的下表面之间,分别介设配置有多晶硅层间绝缘膜(307)。 |
申请公布号 |
CN102347370A |
申请公布日期 |
2012.02.08 |
申请号 |
CN201110165336.X |
申请日期 |
2011.06.13 |
申请人 |
新加坡优尼山帝斯电子私人有限公司 |
发明人 |
舛冈富士雄;中村广记 |
分类号 |
H01L29/788(2006.01)I;H01L29/423(2006.01)I;H01L21/336(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L29/788(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
赵根喜;冯志云 |
主权项 |
一种非易失性半导体存储器晶体管,其特征在于,具有:岛状半导体,从衬底侧依序形成有源极区域、沟道区域及漏极区域;浮置栅极,以包围所述沟道区域的外周的方式使穿隧绝缘膜介设配置于其间;控制栅极,以包围所述浮置栅极的外周的方式使多晶硅层间绝缘膜介设配置于其间;及控制栅极线,电性连接于所述控制栅极,且朝既定方向延伸;在所述浮置栅极与所述控制栅极的下表面及内侧面之间、及所述浮置栅极与所述控制栅极线的下表面之间,分别介设配置有多晶硅层间绝缘膜。 |
地址 |
新加坡柏龄大厦 |