| 摘要 |
本发明系关于一种序列间置换(ISP)编码器。该ISP编码器包括：一接收构件，其用以接收一资讯位元序列输入；一第一输出构件，其用于输出一第一码位元输出；一第二输出构件，其用于输出一第二码位元序列输出；一位元添加构件，其耦接至该接收构件，该位元添加构件在该ISP编码器中之任何随后处理之前处理该接收之资讯位元序列输入；一第一回旋码编码器，其耦接于该位元添加构件与该第一输出构件之间；一第二回旋码编码器；及一序列间置换交错器，其耦接于该位元添加构件与该第二回旋码编码器之间。该第二回旋码编码器耦接于该序列间置换交错器与该第二输出构件之间。另外，该ISP编码器包括一第三输出构件，其耦接至该位元添加构件以输出一第三码位元输出或直接耦接至该接收构件。或者，该ISP编码器包括一第四输出构件，其耦接至该序列间置换交错器以输出一第四码位元序列输出。 |
