发明名称 一种半导体器件制作方法
摘要 本发明公开了一种半导体器件制作方法,使冗余金属槽的深度小于金属导线槽的深度,因此最终形成的冗余金属线的高度小于金属导线的厚度,与现有技术相比减小了冗余金属线的厚度,从而减少了冗余金属线填充引入的金属层内和金属层间的耦合电容。
申请公布号 CN102339791A 申请公布日期 2012.02.01
申请号 CN201110335381.5 申请日期 2011.10.29
申请人 上海华力微电子有限公司 发明人 姬峰;毛智彪;胡友存
分类号 H01L21/768(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 陆花
主权项 一种半导体器件制作方法,其特征在于,包括:在半导体衬底上依次沉积介电层、介电保护层和金属硬掩膜层;在所述金属硬掩膜层上形成第一图案化光刻胶层;以所述第一图案化光刻胶层为掩膜,干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层,形成初始金属导线槽;去除所述第一图案化光刻胶层;在所述金属硬掩膜层上形成第二图案化光刻胶层;以所述第二图案化光刻胶层为掩膜,干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层,形成初始冗余金属槽,所述初始冗余金属槽的深度小于所述初始金属导线槽的深度;去除所述第二图案化光刻胶层;在所述金属硬掩膜层上形成第三图案化光刻胶层;以所述第三图案化光刻胶层为掩膜,干法刻蚀所述初始金属导线槽下方的介电保护层和部分厚度的介电层,形成初始通孔;去除所述第三图案化光刻胶层;干法刻蚀所述介电保护层和介电层,形成金属导线槽、冗余金属槽和通孔,所述通孔与所述金属导线槽连通且暴露出所述半导体衬底的表面;在金属硬掩膜层上以及金属导线槽、冗余金属槽和通孔内形成铜金属层;执行化学机械研磨工艺,直至暴露出所述介电层的表面,以在所述金属导线槽和通孔内形成金属导线,并在所述冗余金属槽内形成冗余金属线。
地址 201203 上海市浦东新区张江高科技园区高斯路497号