一种适用于WLP封装形式的可重构算子阵列结构

摘要

本发明公开了一种适用于WLP封装形式的可重构算子阵列结构，所述阵列结构包括用于实现逻辑功能的逻辑单元、用于实现连接功能的连接单元和用于实现与外部通信的输入输出单元IO，所述逻辑单元包括多个可重构算子。所述IO以列为单位，间隔分布；在每列IO之间分布着一种或多种可重构算子，可重构算子也以列的方式排列。所述阵列结构将IO以二维的方式分布，使得可引出的IO管脚数目大大增多，并且非常适宜采用WLP的封装形式。更进一步，该布局方式减小了可重构算子与IO之间的连接距离，节省内部互联资源消耗。

主权项

一种适用于WLP封装形式的可重构算子阵列结构，包括用于实现逻辑功能的逻辑单元、用于实现连接功能的连接单元和用于实现与外部通信的输入输出单元IO，所述逻辑单元包括多个可重构算子；所述连接单元包括互连资源和具有开关特性的配置节点，所述可重构算子之间通过互连资源实现连接，且每个可重构算子与互连资源之间的连接路径上设置所述的配置节点.其特征在于：包含多个单位格点，成二维结构扩展。