一种支持时分交换的FPGA互连结构

摘要

本发明属于FPGA技术领域，具体涉及一种支持时分交换的FPGA互连结构。本发明在流水线结构、时分复用、源同步互连的基础上，结合通信系统中常用的时隙交换原理，提出一种新型的FPGA互连资源结构，用时分交换代替原来的传统空间交换互连结构，该结构在时分复用互连资源中的开关矩阵上加入部分时隙交换，可以大大简化开关矩阵、输入输出选择器的设计。这种新型FPGA互连结构可以减少互连资源面积，提高FPGA逻辑密度，具有高性能，降低设计复杂性、提高可靠性和低功耗特点。

主权项

一种支持时分交换的FPGA互连结构，其特征在于：在传统FPGA结构的互连电路中添加串化器（SER）、解串器（DES）、时分复用单元（TDM）、时隙交换单元（TSE），以支持TDE‑FPGA结构；即在传统CB结构的互连线段中加入串化器，将并行的互连线转为串行；并通过在SB的输入端加入若干个时分交换单元，用支持时分交换的SB结构代替原来的传统SB结构。