生成时钟的同步

摘要

本发明涉及生成时钟的同步，提供了一种具有连续提供内部时钟频率的板上振荡器的实时时钟电路，以数字方式使所述内部时钟频率与更精确的基准时钟频率同步。当基准时钟不可用时，或如果基准时钟的频率在定义精度范围之外，示例性实时时钟禁止所述内部时钟频率的同步。

主权项

一种电路，包括：振荡器电路，被配置成提供内部振荡器信号，所述内部振荡器信号包括实质上处于内部基准频率的内部基准脉冲边缘；频率计数器，被配置成接收包括周期性脉冲边缘的外部基准信号和所述内部振荡器信号，所述频率计数器被进一步配置成输出计数值，所述计数值代表在两个外部基准信号周期性脉冲边缘之间计数的内部基准脉冲边缘的数目；校正信号发生器，被配置成接收所述计数值，所述校正信号发生器在所述计数值等于预定第一数目时输出振荡器快信号，而在所述计数值等于预定第二数目时输出振荡器慢信号，所述预定第一数目大于所述预定第二数目；以及可变除法电路，被配置成接收振荡器快信号、振荡器慢信号和内部振荡器信号，所述可变除法电路被进一步配置成提供被调节的输出，当接收到振荡器快信号时，所述被调节的输出具有等于所述内部基准频率除以第一数目的输出频率，当接收到振荡器慢信号时，所述被调节的输出具有等于所述内部基准频率除以第二数目的输出频率，或所述被调节的输出具有等于所述内部振荡器基准频率除以第三数目的输出频率。