发明名称 多路高速短消隐期线阵CCD图像数据的存储方法
摘要 多路高速短消隐期线阵CCD图像数据的存储方法,涉及一种CCD相机图像数据存储的方法,它解决高分辨率高速航空航天遥感相机图像数据存储困难问题,本方法先将各路图像数据并行存储到SDRAM阵列,然后再逐路读出图像数据并经采集卡存储到主机的硬盘上;实现对图像数据进行了输入数据位nbit与存储器位16bit的转换,本发明所述的SDRAM的读写时钟频率可降为原来的n/16;可应用在每行有效数据量相同而行频可提高到接近原来的16/n倍的场合。本发明为降低系统功耗和减小高频下的电磁兼容性问题,设定了SDRAM最低的工作频率,并给出了具体公式;为节省FPGA内部的资源,根据应用情况设定了异步FIFO的最小深度。
申请公布号 CN102331975A 申请公布日期 2012.01.25
申请号 CN201110262419.0 申请日期 2011.09.06
申请人 中国科学院长春光学精密机械与物理研究所 发明人 余达;臧佳;李云飞;周怀得;李广泽;刘金国;郭永飞
分类号 G06F12/08(2006.01)I;H04N5/372(2011.01)I 主分类号 G06F12/08(2006.01)I
代理机构 长春菁华专利商标代理事务所 22210 代理人 陶尊新
主权项 多路高速短消隐期线阵CCD图像数据的存储方法,其特征是,该方法由以下步骤实现:步骤一、将多路高速短消隐期线阵CCD图像数据并行缓存至SDRAM阵列;步骤一一、将多路图像数据同时传送至多个外部接口电路;所述图像数据的位宽为nbit,时钟频率为fin;每路图像数据中每行输入的有效图像数据的个数为nvalid,在每路图像数据的每行的最末添加nvalid_equal‑nvalid个无效数据,每行有效图像数据个数与无效数据个数的总和为nvalid_equal;所述nvalid_equal为4n的整数倍,并且nvalid_equal取值范围在 <mrow> <mfrac> <mrow> <msub> <mi>n</mi> <mi>valid</mi> </msub> <mo>&times;</mo> <mi>n</mi> </mrow> <mn>16</mn> </mfrac> <mo>&le;</mo> <mfrac> <mrow> <msub> <mi>n</mi> <mrow> <mi>valid</mi> <mo>_</mo> <mi>equal</mi> </mrow> </msub> <mo>&times;</mo> <mi>n</mi> </mrow> <mn>16</mn> </mfrac> <mo>&lt;</mo> <mfrac> <mrow> <msub> <mi>n</mi> <mi>valid</mi> </msub> <mo>&times;</mo> <mi>n</mi> </mrow> <mn>16</mn> </mfrac> <mo>+</mo> <mn>4</mn> <mi>n</mi> </mrow>之间,将经多个外部接口电路的多路图像数据传送至多个串并转换器进行串并转换,然后将每行中8个图像数据作为一组,则图像数据变为位宽为8nbit,时钟频率为fin/8的图像数据信号;步骤一二、将步骤一一所述的位宽为8nbit,时钟频率为fin/8的图像数据信号经异步FIFO后,图像数据的时钟频率为2fSDRAM/n;然后将所述位宽为8nbit,时钟频率为2fSDRAM/n的图像数据信号经并串转换器转换后,获得位宽为16bit,时钟频率为fSDRAM的图像数据信号;步骤一三、将时钟频率为fSDRAM的每路图像数据经串并转换器后并行缓存至SDRAM存储器阵列中;步骤二、将步骤一所述的缓存至SDRAM存储器阵列中的每路图像数据逐路经图像采集卡采集后存储到主机硬盘;步骤二一、将SDRAM存储器阵列中的位宽16bit、时钟频率为fSDRAM的图像数据信号经数据选择器输出后,经串并转换器变为位宽为8nbit,时钟频率为2fSDRAM/n的图像数据信号;步骤二二、将步骤二一所述的位宽8nbit,时钟频率为2fSDRAM/n的图像数据信号经异步FIFO后位宽不变,时钟频率变为fin/8;然后将所述位宽为8nbit,时钟频率为fin/8的图像数据信号经并串转换器转换后变为位宽为nbit,时钟频率为fin的图像数据信号,丢弃每路图像数据每行最末的nvalid_equal‑nvalid个无效数据;步骤二三、将步骤二获得的位宽为nbit,时钟频率为fin的图像数据信号经外部接口电路传送至含采集卡的主机硬盘。
地址 130033 吉林省长春市东南湖大路3888号
您可能感兴趣的专利