基于ARM Cortex M0的通用MCU芯片

摘要

本实用新型公开了一种基于ARM Cortex M0的通用MCU芯片，包括48K字节程序存储器、4K字节数据存储器、时钟发生器、电源管理电路、异步串行通信接口、SPI通信接口、模拟比较器、段式液晶驱动电路、实时时钟电路、看门狗定时器、硬件除法器、32位定时/计数器、16位定时/计数器和通用输入输出端口构成，并与中间总线相互连接，其特征在于：所述的中间总线与AHB-APB总线桥相连接，AHB-APB总线桥与AHB总线相互连接，AHB总线同时与ARMCortex M0核32位处理器相互连接。该基于ARM Cortex M0的通用MCU芯片，集成度高，使应用系统更加简化；功耗和成本都能够降低。

主权项

一种基于ARM Cortex M0的通用MCU芯片，由48K字节程序存储器(9)、4K字节数据存储器(11)、时钟发生器(1)、电源管理电路(2)、异步串行通信接口一(3)、异步串行通信接口二(4)、SPI通信接口(5)、模拟比较器(6)、段式液晶驱动电路(7)、实时时钟电路(13)、看门狗定时器(14)、硬件除法器(15)、32位定时/计数器(16)、16位定时/计数器一(17)、16位定时/计数器二(18)和通用输入输出端口(19)构成，其中，时钟发生器(1)、电源管理电路(2)、异步串行通信接口一(3)、异步串行通信接口二(4)、SPI通信接口(5)、模拟比较器(6)、段式液晶驱动电路(7)、实时时钟电路(13)、看门狗定时器(14)、硬件除法器(15)、32位定时/计数器(16)、16位定时/计数器一(17)、16位定时/计数器二(18)和通用输入输出端口(19)，均与中间总线(20)相互连接，其特征在于：所述的中间总线(20)与AHB‑APB总线桥(10)相连接，AHB‑APB总线桥(10)与AHB总线(12)相互连接，AHB总线(12)分别同时与ARM Cortex M0核32位中央处理器(8)、48K字节程序存储器(9)、4K字节数据存储器(11)相互连接。