具有用于内核电源关闭应用的双电压输入电平转换器

摘要

一种电平转换器，包括具有第一晶体管和第二晶体管的第一开关模块，每个晶体管具有漏极、栅极和源极，其中第一晶体管与第二晶体管的漏极连接到第一电压端。所述电平转换器还包括连接在第一开关模块与第二电压端之间的第二开关模块，其包括至少六个互相连接的晶体管，其中第二开关模块的每个晶体管具有分别用于接收GATE信号、GATEb信号、CORE_INPUT信号、CORE_INPUTb信号、IO_INPUT信号或者IO_INPUTb信号的栅极，其中第二开关模块被设计为当栅极信号GATE为逻辑低时在输出节点产生分别响应补充IO输入信号IO_INPUTb和IO输入信号IO_INPUT的输出信号，其与补充内核输入信号CORE_INPUTb和内核输入信号CORE_INPUT无关，从而减少从第一电压端流向第二电压端的泄漏电流。

主权项

一种电平转换器，包括：具有第一晶体管和第二晶体管的第一开关模块，所述第一晶体管与所述第二晶体管均具有漏极、栅极和源极，其中所述第一晶体管与所述第二晶体管的漏极连接到第一电压端；连接在所述第一晶体管的源极与第二电压端之间的第二开关模块，所述第二开关模块包括至少四个互相连接的晶体管，其中在所述第一开关模块与所述第二开关模块之间设置有输出节点；以及连接在所述第二晶体管的源极与所述第二电压端之间的第三开关模块，所述第三开关模块包括另外四个互相连接的晶体管，其中所述第二开关模块和所述第三开关模块的每个晶体管具有分别用于接收栅极信号GATE、补充栅极信号GATEb、内核输入信号CORE_INPUT、补充内核输入信号CORE_INPUTb、IO输入信号IO_INPUT或者补充IO输入信号IO_INPUTb的栅极，其中当栅极信号GATE为逻辑低时，所述第一开关模块、所述第二开关模块以及所述第三开关模块用于在所述输出节点产生分别响应于IO输入信号和补充IO输入信号的输出信号，与所述输出信号与补充内核输入信号和内核输入信号无关，从而减少从所述第一电压端流向所述第二电压端的泄漏电流；其中，所述第二开关模块包括：第一N型金属氧化物半导体NMOS晶体管，其栅极连接到所述栅极信号GATE且其漏极连接到所述输出节点；第二NMOS晶体管，其栅极连接到所述补充内核输入信号且其源极连接到所述第二电压端，其中所述第一NMOS晶体管与所述第二NMOS晶体管互相串联连接；第三NMOS晶体管，其栅极连接到所述补充栅极信号且其漏极连接到所述输出节点；以及第四NMOS晶体管，其栅极连接到所述补充IO输入信号且其源极连接到所述第二电压端，其中所述第三NMOS晶体管与所述第四NMOS晶体管互相串联连接。