并行至串行转换装置

摘要

本发明公开了一种并行至串行转换装置，包括：用于生成位交换并行数据的位交换电路、并行至串行转换电路和并行数据宽度设置电路。并行数据宽度设置电路生成具有等于根据模式设置信号的值的时钟周期的M1倍和M2倍中的一个的处理周期的处理信号。并行至串行转换电路获取位交换并行数据的M1或M2位，并且根据处理周期以特定顺序输出所获取的位。位交换电路根据模式设置信号的值来交换输入并行数据的位，使得并行至串行转换电路获取输入并行数据的第一至第M1或第M2位，并且不论模式设置信号的值如何都以固定的顺序输出所获取的位。

主权项

一种并行至串行转换装置，包括：位交换电路，所述位交换电路从多个并行输入端接收输入并行数据的位、并且通过交换所述输入并行数据的位来生成位交换并行数据；并行至串行转换电路；以及并行数据宽度设置电路，所述并行数据宽度设置电路接收具有时钟周期的时钟信号和模式设置信号，所述并行数据宽度设置电路生成要提供给所述并行至串行转换电路的处理信号，使得所述处理信号具有等于根据所述模式设置信号的值所确定的时钟周期的M1倍和M2倍中的一个的处理周期，其中，M1和M2中的每一个都为整数，且2≤M2＜M1；其中：所述并行至串行转换电路获取M1或M2位的位交换并行数据，并且与所述时钟信号同步地从输出端以根据所述处理周期的特定顺序将所获取的位输出作为串行数据；以及所述位交换电路根据所述模式设置信号的值交换输入并行数据的位，使得通过获取M1或M2位的所述位交换并行数据、并以所述特定顺序输出所获取的位，所述并行至串行转换电路获取所述输入并行数据的第一至第M1或第M2位，并且不论所述模式设置信号的值如何都以固定顺序从所述输出端输出所获取的所述输入并行数据的位。