一种基于FPGA的NAND FLASH器件单粒子效应测试方法

摘要

本发明公开了一种基于FPGA的NAND FLASH器件单粒子效应测试方法，属于空间辐射效应及加固领域。所述方法包括：上位机、50MHz晶振、程序配置端口JTAG、FPGA控制模块和NAND FLASH测试模块。该测试方法包括四种工作模式：1)静态模式；2)动态读模式；3)动态读/写模式；4)动态读/擦除/写模式。所述方法能够实现大容量的NAND FLASH存储器单粒子效应测试，在实验模拟源条件下，高效获取单粒子效应特征参数。

主权项

一种基于FPGA的NAND FLASH器件单粒子效应测试方法，其特征在于：所述方法主要包括：上位机、50MHz晶振、程序配置端口JTAG、FPGA控制模块和NAND FLASH测试模块；FPGA控制模块主要包括串口通信模块、时钟电路模块和I/O总线模块；NAND FLASH测试模块主要包括地址寄存器、指令寄存器、内部缓存区、存储单元、状态寄存器、I/O总线模块和电流采集模块；其中，上位机通过串口通信RS232接口的数据接收端RXD、数据发送端TXD以及地线GND管脚与FPGA相连；50MHz晶振经FPGA的时钟信号输入端B11管脚相连，为FPGA提供外部时钟信号；程序配置端口JTAG经测试时钟输入信号TCK、测试数据输出信号TDO、测试模式选择输入信号TMS以及串行测试数据输入信号TDI管脚与FPGA相连；FPGA的输入输出接口I/O和NAND FLASH的输入输出接口I/O’相连；FPGA的使能信号地址锁存使能端ALE、指令锁存使能端CLE、读使能端RE、写使能端WE、状态指示信号R/B、片选使能端CE以及写保护信号WP依次和NAND FLASH对应的地址锁存使能端ALE’、指令锁存使能端CLE’、读使能端RE’、写使能端WE’、状态指示信号R/B’、片选使能端CE’以及写保护信号WP’相连；FPGA与NAND FLASH的使能端口指令锁存使能端CLE、地址锁存使能端ALE、片选使能端CE、读使能端RE以及写使能端WE是单向输出接口，而输入输出接口I/O是双向，NAND FLASH没有专门的地址线，所有的地址、数据和指令信号输入都使用同一个8位I/O接口，通过指令锁存使能端CLE和地址锁存使能端ALE实现指令和地址对I/O口的复用；工作方式1)静态模式：①首先系统加电，将初始数据写入NAND FLASH，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送写操作指令，NAND FLASH将写操作指令锁存至内部的指令寄存器；c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平，且指令锁存使能端CLE’和片选使能端CE’处于低电平时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH的将地址码锁存至其内部的地址寄存器；d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据；e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时，FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据，NAND FLASH将数据写入到其内部缓存区中；f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中；②系统断电，在测试系统不加电的条件下，进行模拟源辐照；③单粒子翻转的判断：辐照完毕后，重新给系统加电，上位机通过串口通信模块向FPGA发出读操作指令，读操作指令有两个，分别为第一指令和第二指令，读取NAND FLASH存储的辐照后数据，并与初始数据进行比较，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送第一指令，NAND FLASH将第一指令锁存至其内部的指令寄存器；c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，将地址锁存使能端ALE’置为高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH将地址码锁存至其内部的地址寄存器；d)在完成以上步骤后，上位机通过数据发送端TXD向FPGA发送第二指令；e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送第二指令，NAND FLASH将第二指令锁存至其内部的指令寄存器；f)NAND FLASH将状态指示信号R/B’置为低电平，NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区，待数据全部读入到NAND FLASH内部缓存区后，NAND FLASH将状态指示信号R/B’置为高电平；g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号，并通过读使能端RE向读使能端RE’发送信号，读使能端RE’处于上升沿时，FPGA通过输入输出接口顺序读出NAND FLASH内部缓存区中的数据，并通过RS232的数据接收端RXD上传至上位机；h)将传回上位机的数据与初始数据进行比较，同时，上位机将错误地址及个数记录，若错误数为零，表示没有发生单粒子翻转SEU，则继续辐照试验；若错误数小于预先设定值N，则表明发生了单粒子翻转SEU，重新向NAND FLASH写入数据；在进行写操作时，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送写操作指令，NAND FLASH将写操作指令锁存至内部的指令寄存器；c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平，且指令锁存使能端CLE’和片选使能端CE’处于低电平时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH的将地址码锁存至其内部的地址寄存器；d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据；e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时，FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据，NAND FLASH将数据写入到其内部缓存区中；f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中；写入完成后继续进行辐照测试；由于辐照过程不加电，所以这种辐照模式不能监测器件的单粒子功能中断SEFI和单粒子锁定SEL现象；2)动态读模式：①系统上电，将初始数据写入NAND FLASH存储单元，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送写操作指令，NAND FLASH将写操作指令锁存至内部的指令寄存器；c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平，且指令锁存使能端CLE’和片选使能端CE’处于低电平时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH的将地址码锁存至其内部的地址寄存器；d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据；e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时，FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据，NAND FLASH将数据写入到其内部缓存区中；f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中；②开启模拟源进行辐照；③单粒子锁定的判断：在辐照过程中，FPGA监测NAND FLASH的工作电流，与预先设定的电流阈值相比较，若超过阈值则表明发生了单粒子锁定SEL现象，上位机通过串口通信模块向FPGA发出断电并重新启动指令，重新启动后再次进行辐照测试；④单粒子翻转和单粒子功能中断的判断：辐照过程中，上位机通过串口通信模块向FPGA发出读操作指令，读操作指令有两个，分别为第一指令和第二指令，读取NAND FLASH存储的辐照中数据，并与初始数据进行比较，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送第一指令，NAND FLASH将第一指令锁存至其内部的指令寄存器；c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，将地址锁存使能端ALE’置为高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH将地址码锁存至其内部的地址寄存器；d)在完成以上步骤后，上位机通过数据发送端TXD向FPGA发送第二指令；e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送第二指令，NAND FLASH将第二指令锁存至其内部的指令寄存器；f)NAND FLASH将状态指示信号R/B’置为低电平，NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区，待数据全部读入到NAND FLASH内部缓存区后，NAND FLASH将状态指示信号R/B’置为高电平；g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号，并通过读使能端RE向读使能端RE’发送信号，读使能端RE’处于上升沿时，FPGA通过输入输出接口顺序读出NAND FLASH内部缓存区中的数据，并通过RS232的数据接收端RXD上传至上位机；h)将传回上位机的数据与初始数据进行比较，同时，上位机将错误地址及个数记录，若错误数为零，表示没有发生单粒子翻转SEU或单粒子功能中断SEFI，则继续辐照试验；若错误数小于预先设定值N，则表明发生了单粒子翻转SEU，继续进行辐照试验；若错误数大于或等于预先设定值N，视为连续数个整页或整块发生翻转，即表明发生了单粒子功能中断SEFI，上位机记录单粒子功能中断SEFI次数，继续进行辐照试验；若上位机无法进行读操作，即测试系统出现了死机现象，也表明发生了单粒子功能中断SEFI，上位机记录单粒子功能中断SEFI次数，并对测试系统进行断电重新启动，继续进行辐照测试；3)动态读/写模式：①系统上电，将初始数据写入NAND FLASH存储单元，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送写操作指令，NAND FLASH将写操作指令锁存至内部的指令寄存器；c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平，且指令锁存使能端CLE’和片选使能端CE’处于低电平时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH的将地址码锁存至其内部的地址寄存器；d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据；e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时，FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据，NAND FLASH将数据写入到其内部缓存区中；f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中；②开启模拟源进行辐照；③单粒子锁定的判断：在辐照过程中，FPGA监测FNAND FLASH的工作电流，与预先设定的电流阈值相比较，若超过阈值则表明发生了单粒子锁定SEL现象，上位机通过串口通信模块向FPGA发出断电并重新启动指令，重新启动后再次进行辐照测试；④单粒子翻转和功能中断的判断：辐照过程中，上位机通过串口通信模块向FPGA发出读操作指令，读操作指令有两个，分别为第一指令和第二指令，读取NAND FLASH存储的辐照中数据，并与初始数据进行比较，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送第一指令，NAND FLASH将第一指令锁存至其内部的指令寄存器；c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平，且指令锁存使能端CLE’和片选使能端CE’处于低电平时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH的将地址码锁存至其内部的地址寄存器；d)在完成以上步骤后，上位机通过数据发送端TXD向FPGA发送第二指令；e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送第二指令，NAND FLASH将第二指令锁存至其内部的指令寄存器；f)NAND FLASH将状态指示信号R/B’置为低电平，NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区，待数据全部读入到NAND FLASH内部缓存区后，NAND FLASH将状态指示信号R/B’置为高电平；g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号，并通过读使能端RE向读使能端RE’发送信号，读使能端RE’处于上升沿时FPGA通过输入输出接口顺序读出NAND FLASH内部缓存区中的数据，并通过RS232的数据接收端RXD上传至上位机；h)将传回上位机的数据与初始数据进行比较，同时，上位机将错误地址及个数记录，若错误数为零，表示没有发生单粒子翻转SEU或单粒子功能中断SEFI，则继续辐照试验；若错误数小于预先设定值N，则表明发生了单粒子翻转SEU，重新向NAND FLASH存储单元写入数据，写入完成后继续进行辐照试验；若错误数大于或等于预先设定值N，视为连续数个整页或整块发生翻转，即表明发生了单粒子功能中断SEFI，上位机记录单粒子功能中断SEFI次数，并重新向NAND FLASH存储单元写入数据，写入完成后继续进行辐照试验；若上位机无法进行读、写操作，即测试系统出现了死机现象，也表明发生了单粒子功能中断SEFI，上位机记录单粒子功能中断SEFI次数，并对测试系统进行断电重新启动，重新向NAND FLASH写入数据，写入完成后继续进行辐照测试；在进行写操作时，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送写操作指令，NAND FLASH将写操作指令锁存至内部的指令寄存器；c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平，且指令锁存使能端CLE’和片选使能端CE’处于低电平时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH的将地址码锁存至其内部的地址寄存器；d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据；e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时，FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据，NAND FLASH将数据写入到其内部缓存区中；f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中；4)动态读/擦除/写模式：①系统上电，将初始数据写入NAND FLASH存储单元，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送写操作指令，NAND FLASH将写操作指令锁存至内部的指令寄存器；c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平，且指令锁存使能端CLE’和片选使能端CE’处于低电平时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH的将地址码锁存至其内部的地址寄存器；d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据；e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时，FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据，NAND FLASH将数据写入到其内部缓存区中；f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中；②开启模拟源进行辐照；③单粒子锁定的判断：在辐照过程中，FPGA监测FNAND FLASH的工作电流，与预先设定的电流阈值相比较，若超过阈值则表明发生了单粒子锁定SEL现象，上位机通过串口通信模块向FPGA发出断电并重新启动指令，重新启动后再次进行辐照测试；④单粒子翻转或单粒子功能中断的判断：辐照过程中，上位机通过串口通信模块向FPGA发出读操作指令，读操作指令有两个，分别为第一指令和第二指令，读取NAND FLASH存储的辐照中数据，并与初始数据进行比较，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送第一指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送第一指令，NAND FLASH将第一指令锁存至其内部的指令寄存器；c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，将地址锁存使能端ALE’置为高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH将地址码锁存至其内部的地址寄存器；d)在完成以上步骤后，上位机通过数据发送端TXD向FPGA发送第二指令；e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送第二指令，NAND FLASH将第二指令锁存至其内部的指令寄存器；f)NAND FLASH将状态指示信号R/B’置为低电平，NAND FLASH将其中地址寄存器指定页的数据读入NAND FLASH内部缓存区，待数据全部读入到NAND FLASH内部缓存区后，NAND FLASH将状态指示信号R/B’置为高电平；g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号，并通过读使能端RE向读使能端RE’发送信号，读使能端RE’处于上升沿时，FPGA通过输入输出接口顺序读出NAND FLASH内部缓存区中的数据，并通过RS232的数据接收端RXD上传至上位机；h)将传回上位机的数据与初始数据进行比较，同时，上位机将错误地址及个数记录，若错误数为零，表明没有发生单粒子翻转SEU或单粒子功能中断SEFI，继续辐照试验；若错误数小于预先设定值N，则表明发生了单粒子翻转SEU，上位机通过串口通信模块向FPGA发出擦除指令，擦除NAND FLASH中的错误数据；若错误数大于或等于预先设定值N，视为连续数个整页或整块发生翻转，即表明发生了单粒子功能中断SEFI，上位机记录单粒子功能中断SEFI次数，并通过串口通信模块向FPGA发出擦除指令，擦除NAND FLASH中的错误数据；若上位机无法进行读、擦除、写操作，即测试系统出现了死机现象，也表明发生了单粒子功能中断SEFI，上位机记录单粒子功能中断SEFI次数，并对测试系统进行断电重新启动，通过串口通信模块向FPGA发出擦除指令，擦除NAND FLASH中的错误数据；在进行擦除操作时，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送擦除操作第一指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送擦除操作第一指令，NAND FLASH将指令锁存至其内部的指令寄存器；c)FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，将地址锁存使能端ALE’置为高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH将地址码锁存至其内部的地址寄存器；d)在完成以上步骤后，上位机通过数据发送端TXD向FPGA发送擦除操作第二指令；e)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送擦除操作第二指令，NAND FLASH将指令锁存至其内部的指令寄存器；f)NAND FLASH将状态指示信号R/B’置为低电平，NAND FLASH对地址寄存器指定页进行擦除操作，待擦除完成之后，NAND FLASH将状态指示信号R/B’置为高电平；g)FPGA的状态指示信号R/B接收状态指示信号R/B’的信号，并通过读NAND FLASH的状态寄存器中的数据来判断擦除操作是否成功；若擦除成功，重新向NAND FLASH存储单元写入数据；若擦除不成功，上位机通过串口通信模块向FPGA再次发出擦除指令，擦除NAND FLASH中的错误数据，直到擦除成功；在进行写操作时，具体为：a)上位机通过RS232的数据发送端TXD向FPGA发送写操作指令，然后发送已设定好的地址码；b)FPGA的指令锁存使能端CLE向NAND FLASH的指令锁存使能端CLE’发送信号，将指令锁存使能端CLE’置于高电平；FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，写使能端WE’处于上升沿时，FPGA通过输入输出接口向NAND FLASH发送写操作指令，NAND FLASH将写操作指令锁存至内部的指令寄存器；c)FPGA的写使能端WE向NAND FLASH的写使能端WE’发送信号，FPGA的地址锁存使能端ALE向NAND FLASH的地址锁存使能端ALE’发送信号，在写使能端WE’处于上升沿、地址锁存使能端ALE’处于高电平，且指令锁存使能端CLE’和片选使能端CE’处于低电平时，FPGA通过输入输出接口向NAND FLASH发送地址码，NAND FLASH的将地址码锁存至其内部的地址寄存器；d)上位机通过RS232的数据发送端TXD向FPGA发送需要写入到NAND FLASH中的数据；e)在指令锁存使能端ALE’和地址锁存使能端CLE’都处于低电平时，FPGA通过输入输出接口向NAND FLASH发送获取自上位机的数据，NAND FLASH将数据写入到其内部缓存区中；f)NAND FLASH将其内部缓存区中的数据写入到地址寄存器所指定的存储单元中；写入完成后继续进行辐照测试。