发明名称 运算装置、高速缓存装置及其控制方法
摘要 本发明涉及运算装置、高速缓存装置及其控制方法。提供一种装置,该装置包括:第一保持单元,该第一保持单元中的每一个包含串行连接的第一节点,并且在第一方向上移动各第一节点中的第一数据;第二保持单元,该第二保持单元中的每一个包含串行连接的第二节点,并且在第二方向上移动各第二节点中的第二数据。各第一节点与第二节点中的至少一个对应。该装置还包括:运算单元,该运算单元对于作为第一节点的关注节点,使用关注节点中的第一数据和关注节点所对应的第二节点中的至少一个中的第二数据执行运算;以及输入单元,该输入单元将第一数据并行输入到第一保持单元之中的至少两个,并且将第二数据串行输入到第二保持单元之中的至少两个。
申请公布号 CN102331922A 申请公布日期 2012.01.25
申请号 CN201110145879.5 申请日期 2011.06.01
申请人 佳能株式会社 发明人 伊藤忠幸
分类号 G06F9/38(2006.01)I;G06F12/08(2006.01)I 主分类号 G06F9/38(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 罗银燕
主权项 一种运算装置,包括:多个第一保持单元,所述多个第一保持单元中的每一个包含串行连接的多个第一节点,并且将保持在各第一节点中的第一数据移动到位于第一方向上的相邻节点;多个第二保持单元,所述多个第二保持单元中的每一个包含串行连接的多个第二节点,并且将保持在各第二节点中的第二数据移动到位于第二方向上的相邻节点,其中,各第一节点与所述多个第二节点中的至少一个对应;运算单元,所述运算单元对于作为第一保持单元的所述多个第一节点之一的关注节点,使用保持在关注节点中的第一数据和保持在关注节点所对应的所述多个第二节点中的至少一个中的第二数据来执行运算;以及输入单元,所述输入单元将第一数据并行输入到所述多个第一保持单元之中的至少两个,并且将第二数据串行输入到所述多个第二保持单元之中的至少两个。
地址 日本东京