发明名称 半导体器件及其制造方法
摘要 一种半导体器件,其包括:第一应力膜,其覆盖第一晶体管区以及界面区的第三栅电极的至少一部分;第二应力膜,其覆盖第二晶体管区并与所述界面区的第三栅电极上的第一应力膜的至少一部分重叠;以及形成于所述第一和第二应力膜上的层间绝缘膜。所述半导体器件还包括:穿过所述第一晶体管区内的层间绝缘膜和第一应力膜形成的多个第一接触孔;穿过所述第二晶体管区内的层间绝缘膜和第二应力膜形成的多个第二接触孔;以及穿过所述界面区内的层间绝缘膜、第二应力膜和第一应力膜形成的第三接触孔。其中形成了所述第三接触孔的所述第三栅电极的上侧的凹陷部分的深度大于或等于其中形成了所述第一接触孔的所述第一栅电极的上侧的凹陷部分的深度。
申请公布号 CN101154629B 申请公布日期 2012.01.25
申请号 CN200710153174.1 申请日期 2007.09.28
申请人 三星电子株式会社 发明人 南瑞佑;文永俊;慎烘縡;李来寅
分类号 H01L21/8238(2006.01)I;H01L21/768(2006.01)I;H01L27/092(2006.01)I;H01L23/522(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 张波;陶凤波
主权项 一种制造半导体器件的方法,所述方法包括:形成第一应力膜,覆盖半导体衬底的第一晶体管区的第一栅电极和第一源极区/漏极区以及处于所述第一晶体管区和第二晶体管区之间的界面区的第三栅电极的至少一部分;形成第二应力膜,覆盖所述半导体衬底的所述第二晶体管区的第二栅电极和第二源极区/漏极区,并且与位于所述界面区的所述第三栅电极上的所述第一应力膜的至少一部分重叠;在所述半导体衬底上形成层间绝缘膜;对所述层间绝缘膜构图,以形成暴露位于所述第一栅电极和第一源极区/漏极区上的所述第一应力膜以及位于所述第二和第三栅电极以及所述第二源极区/漏极区上的所述第二应力膜的多个初级接触孔;用填充材料填充所述多个初级接触孔;去除所述填充材料,以暴露所述界面区内的所述第二应力膜,同时使所述填充材料在所述第一晶体管区和第二晶体管区的所述初级接触孔内余留;去除所述界面区的暴露的第二应力膜;去除所述余留的填充材料,以暴露所述第一晶体管区的所述第一应力膜和所述第二晶体管区的所述第二应力膜;以及去除所暴露的第一应力膜和第二应力膜,以形成暴露所述第一、第二和第三栅电极以及所述第一和第二源极区/栅极区的多个接触孔。
地址 韩国京畿道