发明名称 |
CMOS晶体管及其制作方法 |
摘要 |
一种CMOS晶体管及其制作方法,其中CMOS晶体管,包括:半导体衬底,所述半导体衬底包含硅基底、位于硅基底上的氧化层和位于氧化层上的顶层硅;位于顶层硅上的含硅层,其导电类型与顶层硅相反;位于顶层硅和含硅层且环绕顶层硅和含硅层的栅介质层;位于栅介质层上的栅极;位于栅极两侧含硅层内的p型轻掺杂漏极;位于栅极两侧顶层硅内的n型轻掺杂漏极;位于栅极两侧的侧墙;位于含硅层和部分顶层硅两侧的侧墙;位于栅极和侧墙两侧含硅层内的p型源/漏极;位于栅极和侧墙两侧顶层硅内的n型源/漏极。本发明提高了芯片面积的利用率和降低了生产成本。 |
申请公布号 |
CN101783322B |
申请公布日期 |
2012.01.25 |
申请号 |
CN200910045966.6 |
申请日期 |
2009.01.19 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
肖德元;季明华 |
分类号 |
H01L21/8238(2006.01)I;H01L21/28(2006.01)I;H01L27/092(2006.01)I;H01L29/41(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
李丽 |
主权项 |
一种CMOS晶体管的制作方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包含硅基底、位于硅基底上的氧化层和位于氧化层上的顶层硅;在顶层硅上形成与其导电类型相反的含硅层;刻蚀含硅层和顶层硅,定义n型源/漏极区域;刻蚀氧化层,形成栅极图形区,且在栅极图形区的n型源/漏极区域下方形成通孔,通孔内只残留硅基底上的部分氧化层;在栅极图形区依次形成环绕顶层硅和含硅层的栅介质层和栅极;刻蚀含硅层和部分顶层硅,定义p型源/漏极区域;在栅极两侧n型源/漏极区域的顶层硅内形成n型轻掺杂漏极,在栅极两侧p型源/漏极区域的含硅层内形成p型轻掺杂漏极;在栅极两侧、含硅层及部分顶层硅两侧形成侧墙;在栅极及侧墙两侧n型源/漏极区域的顶层硅内形成n型源/漏极,在栅极及侧墙两侧p型源/漏极区域的含硅层内形成p型源/漏极。 |
地址 |
201203 上海市浦东新区张江路18号 |