| 主权项 |
一种形成半导体装置的方法，包含：将一基板设置在一真空处理工具之一处理室中，该处理室受到压力控制以引发一真空环境，该基板于其上具有一含Ge应变层，在该含Ge应变层上具有一含Si层；使该基板维持在小于700℃的温度；及将该含Si层曝露于氧化自由基及来自该真空环境外之一UV源的紫外光辐射，以形成一含Si介电层，并同时使该底下含Ge应变层的氧化及应变松弛降至最低，其中在曝露至该紫外光辐射期间，实质上并无离子形成于该真空处理工具中。如申请专利范围第1项之形成半导体装置的方法，其中该含Si层包含一Si层、一SiO2层、一SiN层、或一SiON层、或其两个以上的组合。如申请专利范围第1项之形成半导体装置的方法，其中该曝露步骤包含将该含Si层曝露于该紫外光辐射及一处理气体，该处理气体包含：含氧气体、含氮气体、或含氧与氮的气体。如申请专利范围第3项之形成半导体装置的方法，其中该处理气体包含：O2、H2O、N2、NH3、NO、NO2、或N2O、或其两个以上的组合。如申请专利范围第3项之形成半导体装置的方法，其中该曝露步骤包含将该含Si层经由可透射紫外光辐射之透射窗而曝露于该紫外光辐射，该透射窗系设置于该紫外光辐射源与该处理室之间。如申请专利范围第3项之形成半导体装置的方法，其中该曝露步骤包含产生具有172nm波长的紫外光辐射。如申请专利范围第1项之形成半导体装置的方法，其中该含Si介电层包含一SiO2层、一SiON层、或一SiN层、或其两个以上的组合。如申请专利范围第1项之形成半导体装置的方法，其中该含Si层包含一低密度的SiOx层，且该形成的含Si介电层包含一SiO2层、一SiON层、或其组合。如申请专利范围第7项之形成半导体装置的方法，其中该含Si层具有介于约0.3nm与约2nm之间的厚度，且该形成的含Si介电层具有介于约0.3nm与约2nm之间的厚度。如申请专利范围第7项之形成半导体装置的方法，其中该含Si层具有介于约0.5nm与约1nm之间的厚度，且该形成的含Si介电层具有介于约0.5nm与约1nm之间的厚度。如申请专利范围第1项之形成半导体装置的方法，其中该曝露步骤包含：将该含Si层曝露于该紫外光辐射及一包含O2或H2O的第一处理气体；及然后，将该含Si层曝露于该紫外光辐射及一包含N2或NH3的第二处理气体。如申请专利范围第1项之形成半导体装置的方法，其中该曝露步骤包含：将该含Si层曝露于该紫外光辐射及一包含N2或NH3的第一处理气体；及然后，将该含Si层曝露于该紫外光辐射及一包含O2或H2O的第二处理气体。如申请专利范围第1项之形成半导体装置的方法，其中该设置步骤包含：沉积一含Ge应变层于该基板上；及形成一含Si层于该含Ge应变层上，其中该沉积及该形成步骤其中之一或两者系在该真空处理工具中执行。如申请专利范围第1项之形成半导体装置的方法，更包含：形成一闸极电极层于该形成的含Si介电层上，该闸极电极层包含多晶矽(poly Si)、W、WN、WSix、Al、Ta、IaN、TaSiN、HfN、HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、或Ru。如申请专利范围第1项之形成半导体装置的方法，更包含：形成一高介电常数(high-k)介电层于该形成的含Si介电层上，其中该high-k介电层包含Ta2O5、TiO2、Al2O3、Y2O3、HfSiOx、HfO2、ZrO2、ZrSiOx、TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx、或YSiOx、或其两个以上的组合；及形成一闸极电极层于该high-k介电层上，其中该闸极电极层包含多晶矽(poly Si)、W、WN、WSix、Al、Ta、TaN、TaSiN、HfN、HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、或Ru。如申请专利范围第1项之形成半导体装置的方法，其中该曝露步骤包含只对该含Si层的一部份进行氧化。一种形成金氧半场效电晶体(MOSFET，metal oxide semiconductor field effect transistor)的方法，包含：将一基板设置在一真空处理工具之一处理室中，该处理室受到压力控制以在其中引发一真空环境；沉积一含Ge应变通道区于该基板上；形成一Si层于该含Ge应变通道区上；及将该Si层曝露于氧自由基及来自该真空环境外之一UV源的紫外光辐射，以形成一SiO2闸极介电层，并同时使该底下含Ge应变层中的氧化及应变松弛降至最低，其中在曝露至该紫外光辐射期间，实质上并无离子形成于该真空处理工具中。 |
