| 主权项 |
一种多晶片封装结构，包括：一载板；一第一晶片，位于该载板之一面，且具有一上表面，该上表面具有一第一电性连接点；一第二晶片，位于该载板之该面，且具有一第一电感图案层，该第一电感图案层具有至少三个第二电性连接点，用以在该第一电感图案层上，定义出至少二个不同的电感值；以及一第一导线，用以电性连接该第一电性连接点与其中一个该第二电性接点。如申请专利范围第1项之多晶片封装结构，其中，该第一电感图案层系一螺旋状图案层，该螺旋状图案层具有至少二个螺旋圈，每一该螺旋圈具有至少四个转角，且至少一个该第二电性连接点，系位于该螺旋圈之转角。如申请专利范围第2项之多晶片封装结构，其中，至少二个该第二电性连接点，系位于不同之该螺旋圈，且对应于该第二晶片之不同角落。如申请专利范围第1项之多晶片封装结构，其中，该第一电感图案层系一螺旋状图案层，该螺旋状图案层具有至少二个螺旋圈，每一该螺旋圈具有至少四个转角，且至少一个该第二电性连接点位于该螺旋圈之两个转角之间。如申请专利范围第4项之多晶片封装结构，其中，至少二个该第二电性连接点，系位于不同之该螺旋圈，且呈现交错排列。如申请专利范围第1项之多晶片封装结构，其中该第二晶片，更包括：一第一导线结构，位于该第一电感图案层下方；以及一第一导电垫(conductive pad)，位于该第二晶片之上表面边缘，至少一个该第二电性连接点系透过该第一导线结构电性连接该第一导电垫。如申请专利范围第1项之多晶片封装结构，其中，该第二晶片更包括一第二电感图案层，位于该第一电感图案层之下方，该第二电感图案层与该第一电感图案层具有相同的旋转方向，且该第二电感图案层系透过一第二导电结构电性连接该第一电感图案层。如申请专利范围第7项之多晶片封装结构，其中，该第二电感图案层更包括一第三电性连接点，该第三电性连接点系裸露于外。如申请专利范围第1项之多晶片封装结构，其中，至少一个该第二电性连接点电性连接一封装引脚。如申请专利范围第1项之多晶片封装结构，其中，该晶片系为一金氧半场效电晶体(MOSFET)。如申请专利范围第1项之多晶片封装结构，其中，该第二晶片更包括一隔离层，位于该第一电感图案层之上。如申请专利范围第1项之多晶片封装结构，更包含一封装体，将该载板、该第一晶片、该第二晶片及该第一导线封装于内并裸露该载板中该第一晶片所在之该面之相反面之部分表面。如申请专利范围第1项之多晶片封装结构，更包括：一第三晶片；以及一第二导线，将该第三晶片电性连接该第二晶片之其中一个第二电性连接点。一种电感晶片，包括：一基板；以及一第一电感图案层，位于该基板上，且具有至少三个第二电性连接点以在该第一电感图案层上定义出至少二个不同的电感值。如申请专利范围第14项之电感晶片，其中，该第一电感图案层为一螺旋状图案层，该螺旋状图案层具有至少二个螺旋圈，每一该螺旋圈具有至少四个转角，且至少一个该第二电性连接点，系位于该螺旋圈之转角。如申请专利范围第15项之电感晶片，其中，至少二个该第二电性连接点，系位于不同之该螺旋圈，且对应于一第二晶片之不同角落。如申请专利范围第14项之电感晶片，其中，该第一电感图案层为一螺旋状图案层，该螺旋状图案层具有至少二个螺旋圈，每一该螺旋圈具有至少四个转角，且至少一个该第二电性连接点位于该螺旋圈之两个转角之间。如申请专利范围第17项之电感晶片，其中，至少二个该第二电性连接点，系位于不同之该螺旋圈，且呈现交错排列。如申请专利范围第14项之电感晶片，更包括：一第一导线结构，位于该第一电感图案层下方；以及一第一导电垫(conductive pad)，位于一第二晶片之上表面边缘，至少一个该第二电性连接点系透过该第一导线结构电性连接该第一导电垫。如申请专利范围第14项之电感晶片，更包括一第二电感图案层，位于该第一电感图案层之下方，该第二电感图案层与该第一电感图案层具有相同的旋转方向，且该第二电感图案层系透过一第二导电结构电性连接该第一电感图案层。如申请专利范围第20项之电感晶片，其中，该第二电感图案层更包括一第三电性连接点，该第三电性连接点系裸露于外。如申请专利范围第14项之电感晶片，更包括一隔离层位于该第一电感图案层之上。 |
