| 主权项 |
一种静电放电回避电路，包括：一第一静电放电防护单元，用以传导静电放电电流于一第一导电路径与一第二导电路径之间；一静电放电侦测单元，耦接该第一导电路径与该第二导电路径之间，且具有一输入端及耦接该第一静电放电防护单元之一输出端，用以侦测静电放电是否发生，并据以控制该第一静电放电防护单元传导静电放电电流；一开关单元，耦接该第一导电路径与一核心电路之间，用以接收并依据该输入端及该输出端之信号，决定是否使该第一导电路径导通至该核心电路；以及一RC滤波单元，耦接该第二导电路径与一第三导电路径之间，用将一第一电压耦合至该输入端。如申请专利范围第1项所述之静电放电回避电路，其中该RC滤波单元包括：一第一电阻，其第一端耦接该第三导电路径，其第二端耦接该输入端；以及一第一电容，其第一端耦接该第一电阻之第二端，其第二端耦接该第二导电路径。如申请专利范围第1项所述之静电放电回避电路，其中该开关单元包括：一第一电晶体，其闸极耦接该输入端，其第一源/汲极耦接该第一导电路径，其第二源/汲极耦接该核心电路；以及一第二电晶体，其闸极耦接该输出端，其第一源/汲极耦接该第一电晶体之第一源/汲极，其第二源/汲极耦接该第一电晶体之第二源/汲极。如申请专利范围第3项所述之静电放电回避电路，其中该第二电晶体之基体耦接该第一导电路径。如申请专利范围第3项所述之静电放电回避电路，其中该第二电晶体之基体耦接一第二电压。如申请专利范围第1项所述之静电放电回避电路，其中该静电放电侦测单元包括：一第三电晶体，其闸极为该输入端，其基体及第一源/汲极耦接该第一导电路径，其第二源/汲极为该输出端；以及一第四电晶体，其闸极耦接该第三电晶体之闸极，其第一源/汲极耦接该第三电晶体之第二源/汲极，其基体及第二源/汲极耦接该第二导电路径。如申请专利范围第1项所述之静电放电回避电路，其中该第一静电放电防护单元包括：一第五电晶体，其闸极耦接该输出端，其第一源/汲极耦接该第一导电路径，其基体及第二源/汲极耦接该第二导电路径。如申请专利范围第1项所述之静电放电回避电路，其中该第一静电放电防护单元包括：一第一二极体，其阴极耦接于该第一导电路径，及其阳极耦接于该第二导电路径。如申请专利范围第1项所述之静电放电回避电路，更包括：一第二静电放电防护单元，用以传输该第二导电路径与该第三导电路径之间的静电电流。如申请专利范围第9项所述之静电放电回避电路，其中该第二静电放电防护单元包括：一第六电晶体，其闸极耦接该输出端，其基体及第一源/汲极耦接该第二导电路径，其第二源/汲极耦接该第三导电路径。如申请专利范围第9项所述之静电放电回避电路，其中该第二静电放电防护单元包括：一第二二极体，其阳极耦接于该第二导电路径，及其阴极耦接于该第三导电路径。如申请专利范围第1项所述之静电放电回避电路，其中该第一导电路径耦接一输入焊垫。如申请专利范围第1项所述之静电放电回避电路，其中该第一导电路径耦接一输出焊垫。如申请专利范围第1项所述之静电放电回避电路，其中该第二导电路径耦接一接地电压。如申请专利范围第1项所述之静电放电回避电路，其中该第三导电路径耦接一系统电压。如申请专利范围第1项所述之静电放电回避电路，其中该第三导电路径耦接该第一导电路径。 |
