具漏电流校正之锁相回路

主权项

一种具漏电流校正之锁相回路，包含：一具有一补偿电压端点(compensation voltage node)之锁相回路，系根据一参考时脉信号及一回授信号之频率差(frequency error)及相位差(phase error)进行比较而产生一控制电压(control voltage)，且该具有一补偿电压端点之锁相回路系根据该控制电压的电压值变化产生一高频时脉信号；一数位化漏流侦测电路，系根据该参考时脉信号及该回授信号之相位差进行比较而产生复数个数位控制信号，其中该数位化漏流侦测电路包含一锁定侦测电路(lock detector)、一控制逻辑电路、一第二除频器及一计数器(counter)，该锁定侦测电路依据该参考时脉信号与该回授信号而输出一粗调锁定信号与一微调锁定信号至该控制逻辑电路，该控制逻辑电路依据该粗调锁定信号与该微调锁定信号而输出一计数器控制信号，该参考时脉信号经该第二除频器进行除频以产生一低频信号，该计数器控制信号与该低频信号分别输入至该计数器；以及一补偿电路(compensation circuit)，系根据复数数位控制信号之数码(code)产生一相应的补偿电流，且该补偿电路将该补偿电流注入至该锁相回路内之该补偿电压端点。如申请专利范围第1项所述之具漏电流校正之锁相回路，其中前述锁相回路包含：一相位频率侦测器(Phase-Frequency Detector，PFD)，系接收该参考时脉信号与该回授信号进行比较，并依据该两者信号的频率与相位差产生一串的递增控制信号(UP)及递减控制信号(DN)信号；一电荷帮浦(charge pump)，系接收来自该相位频率侦测器之该UP及DN信号以进行充放电而产生一控制电流；一滤波器(filter)，具有该补偿电压端点，该滤波器系接收来自该电荷帮浦之该控制电流，且对来自该电荷帮浦之该UP及DN信号的高频信号进行滤波并产生该控制电压；一压控振荡器，系根据来自该滤波器之该控制电压之电压值变化产生该高频时脉信号；以及一第一除频器，系接收来自该压控振荡器之该高频时脉信号进行除频以产生该回授信号。如申请专利范围第2项所述之具漏电流校正之锁相回路，其中该滤波器由一电阻、一MIM电容及一MOS电容所组成。如申请专利范围第1项所述之具漏电流校正之锁相回路，其中来自该滤波器之该MOS电容之漏电流对该滤波器进行充电而改变该控制电压的电压值。如申请专利范围第1项所述之具漏电流校正之锁相回路，其中该数位化漏流侦测电路根据该参考时脉信号及该回授信号的相位差产生该等数位控制信号。如申请专利范围第5项所述之具漏电流校正之锁相回路，其中该补偿电路根据来自该数位化漏流侦测电路之复数数位控制信号之该数码产生该补偿电流，且该补偿电路将该补偿电流注入该锁相回路内之该滤波器之该补偿电压端点。如申请专利范围第1项所述之具漏电流校正之锁相回路，其中该补偿电路包含复数个NMOS电容及相应连接该等NMOS电容之一第一群复数个开关(switch)及复数个电流源(current source)及相应连接该等电流源之一第二群复数个开关。一种具漏电流校正之锁相回路，包含：一锁相回路，系根据一参考时脉信号及一回授信号之频率差(frequency error)及相位差(phase error)进行比较而产生一控制电压(control voltage)，该锁相回路根据该控制电压的电压值变化产生一高频时脉信号；一自我电流校正电路，其包含一具1/M倍漏电流之MOS电容，根据来自该锁相回路内一具有一补偿电压端点之滤波器之漏电流(leakage)而产生一1/M倍的漏电流，其中该M值为一自然数，一电流镜(current mirror)，根据该1/M倍的漏电流的电流值产生一近似M倍的补偿电流，且该电流镜将该近似M倍的补偿电流注入该滤波器内之该补偿电压端点及该电流镜接收来自该具1/M倍漏电流之MOS电容之该1/M倍的漏电流而产生一参考电压(reference Voltage)，以及一电压校正电路，根据该滤波器内之该补偿电压端点之电压值不等于该电流镜内的该参考电压时，该电压校正电路对该锁相回路内之一压控振荡器进行多种频带的切换。如申请专利范围第8项所述之具漏电流校正之锁相回路，其中该电压校正电路包含一比较器(comparator)及一连续渐进暂存器(Successive Approximation Register，SAR)，该比较器具有两输入端，该两输入端分别接收该参考电压与该电压补偿端点之电压，以进行两电压数值比较而输出至少一位元至该连续渐进暂存器。如申请专利范围第8项所述之具漏电流校正之锁相回路，其中该电流镜包含一第一NMOS、一第二NMOS及一导线。如申请专利范围第10项所述之具漏电流校正之锁相回路，其中该第二NMOS的尺寸(size)为该第一NMOS的尺寸M倍。如申请专利范围第10项所述之具漏电流校正之锁相回路，其中该导线分别与该第一NMOS之闸极端及汲极端及该第二NMOS之闸极端连接。如申请专利范围第10项所述之具漏电流校正之锁相回路，其中该参考电压为该1/M倍的漏电流经该导线而流至该第一NMOS内所产生。一种具漏电流校正之锁相回路，包含：一锁相回路，系根据一参考时脉信号及一回授信号之频率差(frequency error)及相位差(phase error)进行比较而产生一控制电压(control voltage)，该锁相回路根据该控制电压的电压值变化产生一高频时脉信号；一具1/M倍漏电流之MOS电容，根据来自该锁相回路内一具有一补偿电压端点之滤波器之漏电流而产生一1/M倍的漏电流，其中该M值为一自然数；一第一补偿电路，系根据该锁相回路内一第二补偿电路的一补偿电流之电流值而产生一1/M倍的补偿电流；一比较器，系分别接收一来自该具1/M倍漏电流之MOS电容及该第一补偿电路间的变动电压与该滤波器内该补偿电压端点的一电压，以进行两电压值比较，而输出一数位控制信号；一连续渐进暂存器，系根据来自该比较器之数位控制信号之复数个位元数找寻一组最佳数码，且该连续渐进暂存器将该组最佳数码分别传送至该第一补偿电路及该第二补偿电路内；以及一开关，系连接该第一补偿电路及该滤波器之该补偿电压端点。如申请专利范围14项所述之具漏电流校正之锁相回路，其中该开关为一MOS开关。如申请专利范围14项所述之具漏电流校正之锁相回路，其中该第一补偿电路及该第二补偿电路皆包含复数个NMOS电容及相应连接该等NMOS电容之复数个开关(switch)。如申请专利范围16项所述之具漏电流校正之锁相回路，其中每一该第一补偿电路之该等NMOS电容之尺寸(size)皆为每一该第二补偿电路之该等NMOS电容之尺寸的1/M倍。