发明名称 半导体元件内藏基板、半导体元件内藏型多层电路基板
摘要
申请公布号 TWI357140 申请公布日期 2012.01.21
申请号 TW096103012 申请日期 2007.01.26
申请人 揖斐电股份有限公司 发明人 榎本亮
分类号 H01L23/492 主分类号 H01L23/492
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 一种半导体元件内藏基板,其特征为具备:形成有用以收容半导体元件之凹部与位于前述凹部的周边部之填充用贯穿孔的无机材料基材;收容于前述凹部的半导体元件;填充于上述填充用贯穿孔的贯穿孔填充树脂;贯穿上述贯穿孔填充树脂而形成的配线用贯穿孔;由上述配线用贯穿孔以及配置于上述配线用贯穿孔内之导电性材料构成,用于将上下面予以电性连接的通孔(through hole);覆盖前述半导体元件及前述贯穿孔填充树脂以及前述无机材料基材的表面,于对应前述通孔及前述半导体元件表面的电极焊垫之位置具有开口部之绝缘层;及形成于前述绝缘层之表面,使前述通孔及前述半导体元件的电极焊垫电性连接之导体配线;上述通孔,系在填充于一个上述填充用贯穿孔之上述贯穿孔填充树脂,被形成有复数个。如申请专利范围第1项所记载之半导体元件内藏基板,其中,前述无机材料基材的热膨胀率与半导体元件的热膨胀率之20~300℃的温度区域中之差,系在1×10-5/K以下。如申请专利范围第1项所记载之半导体元件内藏基板,其中,前述无机材料基材系由:氮化物系陶瓷、氧化物系陶瓷、碳化物系陶瓷、低温烧制陶瓷(LTCC)、石墨及金属矽中之至少其中1种以上所形成。如申请专利范围第1项所记载之半导体元件内藏型基板,其中,前述凹部的底面下之前述无机材料基材之厚度,系在10μm以上250μm以下。一种半导体元件内藏型多层电路基板,其特征为:将复数个半导体元件内藏基板予以积层者;上述半导体元件内藏基板系分别具有:形成有用以收容半导体元件之凹部与位于前述凹部的周边部之填充用贯穿孔的无机材料基材;收容于前述凹部的半导体元件;填充于上述填充用贯穿孔的贯穿孔填充树脂;贯穿上述贯穿孔填充树脂而形成的配线用贯穿孔;由上述配线用贯穿孔以及配置于上述配线用贯穿孔内之导电性材料构成,用于将上下面予以电性连接的通孔(through hole);覆盖前述半导体元件及前述贯穿孔填充树脂以及前述无机材料基材的表面,于对应前述通孔及前述半导体元件表面的电极焊垫之位置具有开口部之绝缘层;及形成于前述绝缘层之表面,使前述通孔及前述半导体元件的电极焊垫电性连接之导体配线;上述通孔,系在填充于一个上述填充用贯穿孔之上述贯穿孔填充树脂,被形成有复数个;上述半体元件内藏基板彼此系藉由接着层予以接着。如申请专利范围第5项所记载之半导体元件内藏型多层电路基板,其中,相互邻接之前述半导体元件内藏基板,系藉由导电性凸块而被电性连接。
地址 日本