发明名称 |
等精度测频电路 |
摘要 |
本实用新型公开了一种等精度测频电路,包括第一计数器、第二计数器和分频计数器,其中,被测信号分别和第一D触发器、第二D触发器的时钟输入端相连;所述第一D触发器的触发端和控制信号START相连,输出端和第一计数器的使能端相连,所述第二D触发器的触发端和控制信号STOP相连,输出端和第二计数器的使能端相连,实现控制信号与被测信号上升沿同步控制;所述分频计数器的输出信号和第一计数器的时钟输入端相连;所述被测信号和第二计数器的时钟输入端相连。本实用新型提供的等精度测频电路,消除了单位时间内计数法带来的脉冲信号个数的误差,显著提高了转速信号采集的准确性和实时性。 |
申请公布号 |
CN202119834U |
申请公布日期 |
2012.01.18 |
申请号 |
CN201020695393.X |
申请日期 |
2010.12.30 |
申请人 |
上海自动化仪表股份有限公司 |
发明人 |
朱强;韩媛;高雪丽;山陈琦 |
分类号 |
G01R23/10(2006.01)I;G01P3/481(2006.01)I |
主分类号 |
G01R23/10(2006.01)I |
代理机构 |
上海申汇专利代理有限公司 31001 |
代理人 |
俞宗耀 |
主权项 |
一种等精度测频电路,包括第一计数器(4)、第二计数器(5)和分频计数器(3),其特征在于,被测信号分别和第一D触发器(1)、第二D触发器(2)的时钟输入端相连,所述第一D触发器(1)的输出端和第一计数器(4)的输入端相连,所述第二D触发器(2)的输出端和第二计数器(5)的输入端相连;所述第一D触发器(1)的触发端和控制信号START相连,输出端和第一计数器(4)的使能端相连,所述第二D触发器(2)的触发端和控制信号STOP相连,输出端和第二计数器(5)的使能端相连,实现控制信号与被测信号上升沿同步控制;所述分频计数器(3)的输出信号和第二D触发器(2)的输出信号反相相与后和第一计数器(4)的时钟输入端相连;所述被测信号和第二D触发器(2)的输出信号反相相与后和第二计数器(5)的时钟输入端相连。 |
地址 |
200233 上海市徐汇区虹漕路41号 |