主权项 |
1.一种LTE下行系统中的速率匹配方法,其特征在于,包括以下步骤:(1)、比特收集在发送端,首先获得LTE Turbo编码的输出:系统比特流<img file="FDA0000061880350000011.GIF" wi="114" he="85" />两个校验比特流<img file="FDA0000061880350000012.GIF" wi="272" he="85" />然后将这三个比特流分别经过子块交织,分别得到三个输出序列:<img file="FDA0000061880350000013.GIF" wi="393" he="75" />其中,k=0,1,…,K<sub>π</sub>-1,K<sub>π</sub>为交织长度;再将这三个序列中的信息比特交错合并,合并方式如下:<maths num="0001"><![CDATA[<math><mrow><msub><mi>w</mi><mrow><mn>3</mn><mi>k</mi></mrow></msub><mo>=</mo><msubsup><mi>v</mi><mi>k</mi><mrow><mo>(</mo><mn>0</mn><mo>)</mo></mrow></msubsup><mo>,</mo></mrow></math>]]></maths>k=0,...,K<sub>π</sub>-1<maths num="0002"><![CDATA[<math><mrow><msub><mi>w</mi><mrow><mn>3</mn><mi>k</mi><mo>+</mo><mn>1</mn></mrow></msub><mo>=</mo><msubsup><mi>v</mi><mi>k</mi><mrow><mo>(</mo><mn>1</mn><mo>)</mo></mrow></msubsup><mo>,</mo></mrow></math>]]></maths>k=0,...,K<sub>π</sub>-1 (1)<maths num="0003"><![CDATA[<math><mrow><msub><mi>w</mi><mrow><mn>3</mn><mi>k</mi><mo>+</mo><mn>2</mn></mrow></msub><mo>=</mo><msubsup><mi>v</mi><mi>k</mi><mrow><mo>(</mo><mn>2</mn><mo>)</mo></mrow></msubsup><mo>,</mo></mrow></math>]]></maths>k=0,...,K<sub>π</sub>-1合并后得到比特序列w<sub>k</sub>,其中k=0,1,…,K<sub>w</sub>-1,K<sub>w</sub>=3K<sub>π</sub>;合并后得到比特序列w<sub>k</sub>在循环缓冲器中暂存;(2)、速率匹配在发生端,速率匹配后输出序列为e<sub>k</sub>,k=0,1,..,E-1,输出序列的长度E=K<sub>π</sub>/R,R为系统目标码率;定义速率匹配过程中填充或打孔的比特数为M,M的表达式如下:M=K<sub>w</sub>-E=3K<sub>π</sub>-E (2)M值为负时,速率匹配过程需要填充;反之,M值为正时,速率匹配过程需要打孔;所述的填充为:首先把比特序列w<sub>k</sub>中所有K<sub>w</sub>个比特依次输出,然后从循环缓冲器的起始位置开始,循环连续读取|M|个比特并进行输出,得到长度为E的匹配输出序列e<sub>k</sub>;所述的打孔为:a1、如果M≤K<sub>π</sub>,交错地打掉比特序列w<sub>k</sub>中的校验1和校验2比特位,在打掉M个比特后,得到长度为E匹配输出序列e<sub>k</sub>;a2、如果K<sub>π</sub><M≤2K<sub>π</sub>,交错地打掉比特序列w<sub>k</sub>中的校验1和校验2比特位,然后再从得到的比特序列的起始位置开始,依次打掉M-K<sub>π</sub>个校验比特,从而得到长度为E匹配输出序列e<sub>k</sub>;a3、如果2K<sub>π</sub><M,所有校验位均被打掉,依次打掉M-2K<sub>π</sub>系统比特,得到长度为E匹配输出序列e<sub>k</sub>。 |