一种自动检测韦根输入的控制器接口及控制方法

摘要

本发明涉及一种自动检测韦根输入的控制器接口及控制方法，韦根模块挂接在总线桥上，通过总线桥与内核CPU信号连接，内核CPU通过总线桥传递一个时钟模块给韦根模块，通过WGIN预分频器分频出可供韦根模块工作的基准时钟；两个外接的GPIO口，经采样时钟进行数据采样，采集到与预设数据长度一致的数据，将其储存在寄存器WGINH_RESULT和WGINL_RESULT中，此时产生一个中断，此中断由中断使能控制是否传递给内核CPU。本发明有益的效果是：本发明硬件自动接收韦根电平信号，不再需要主程序去轮询GPIO口的电平状态，从而不会出现丢数据的现象，解决了查询方式的弊端。然硬件根据用户的配置，只在接受完所有的数据后产生一次中断，从而不会中断频繁影响进程，解决了采用中断方式的弊端。

主权项

一种自动检测韦根输入的控制器接口，其特征在于：韦根模块挂接在总线桥上，通过总线桥与内核CPU信号连接，内核CPU通过总线桥传递一个时钟模块给韦根模块，通过WGIN预分频器分频出可供韦根模块工作的基准时钟；用于接收到外部信号的两个外接的GPIO口，即WGIN_DATA0、WGIN_DATA1，经采样时钟进行数据采样，采集到与预设数据长度一致的数据，即WGIN数据长度，将其储存在寄存器WGINH_RESULT和WGINL_RESULT中，此时产生一个中断，此中断由中断使能控制是否传递给内核CPU。