| 主权项 |
一种数位相位频率侦测器，包括：一除数切换单元，接收一回授信号，消除该回授信号的部份脉冲而获得一回授时脉；一低解析度相差检测单元，耦接至该除数切换单元，以检测一参考信号与该回授时脉二者之相差而获得一相差脉宽；一累加单元，耦接至该低解析度相差检测单元，以于该相差脉宽内累加该回授信号，以获得一输出选取信号；一高解析度相差检测单元，检测该参考信号与该回授信号二者之相差而获得一相差值；一常数单元，提供至少一常数值；以及一选择器，耦接至该累加单元、该高解析度相差检测单元与该常数单元，依据该输出选取信号选择将该相差值与该常数值其中一者输出。如申请专利范围第1项所述之数位相位频率侦测器，其中该低解析度相差检测单元包括：一第一正反器，其触发端接收该参考信号，其输入端接收一第一逻辑值；一第二正反器，其触发端接收该回授时脉，其输入端接收该第一逻辑值；一反及闸，其第一输入端耦接至该第一正反器的输出端，该反及闸的第二输入端耦接至该第二正反器的输出端，而该反及闸的输出端耦接至该第一与该第二正反器的重置端；以及一或闸，其第一输入端耦接至该第一正反器的输出端，该或闸的第二输入端耦接至该第二正反器的输出端，而该或闸的输出端提供该相差脉宽。如申请专利范围第2项所述之数位相位频率侦测器，其中该低解析度相差检测单元更包括：一第三正反器，其触发端耦接至该第一正反器的输出端，该第三正反器的输入端耦接至该第二正反器的输出端，而该第三正反器的输出端输出一变补信号。如申请专利范围第3项所述之数位相位频率侦测器，其中当该变补信号出现逻辑高准位时，将该选择器的输出值变补，以表示负的相差输出；当该变补信号出现逻辑低准位时，该选择器的输出值不变，以表示正的相差输出。如申请专利范围第1项所述之数位相位频率侦测器，其中该累加单元包括：一累加器，其重置端耦接至该低解析度相差检测单元，该累加器的输入端接收该回授信号，用以于该相差脉宽内累加该回授信号；以及一第四正反器，其触发端耦接至该低解析度相差检测单元，该第四正反器的输入端耦接至该累加器的输出端，用以于该相差脉宽结束时闩锁该累加器的输出，而从该第四正反器的输出端提供该输出选取信号。如申请专利范围第1项所述之数位相位频率侦测器，其中该累加单元包括：一倍频电路，其输入端接收该回授信号；一累加器，其重置端耦接至该低解析度相差检测单元，该累加器的输入端耦接至该倍频电路的输出端，用以于该相差脉宽内累加该倍频电路的输出；以及一第四正反器，其触发端耦接至该低解析度相差检测单元，该第四正反器的输入端耦接至该累加器的输出端，用以于该相差脉宽结束时闩锁该累加器的输出，而从该第四正反器的输出端提供该输出选取信号。如申请专利范围第1项所述之数位相位频率侦测器，其中该高解析度相差检测单元包括：一第五正反器，其触发端接收该回授信号，其输入端接收该参考信号；以及一时间至数位转换器，其第一输入端接收该参考信号，其第二输入端耦接至该第五正反器的输出端，而该时间至数位转换器的输出端提供该相差值。如申请专利范围第7项所述之数位相位频率侦测器，其中该时间至数位转换器包括：一计时器，其起始端接收该参考信号，其停止端耦接至该第五正反器的输出端，而该计时器的输出端提供该相差值。如申请专利范围第1项所述之数位相位频率侦测器，其中该常数单元包括至少一暂存器，用以纪录并提供该常数值。如申请专利范围第1项所述之数位相位频率侦测器，其中该常数单元包括：一暂存器，用以纪录并提供一阶值；以及至少一乘法器，耦接至该暂存器，用以将该阶值乘一倍数后输出做为该常数值。一种数位锁相回路，包括：一数位相位频率侦测器，其包括：一除数切换单元，接收一回授信号，消除该回授信号的部份脉冲而获得一回授时脉；一低解析度相差检测单元，耦接至该除数切换单元，以检测一参考信号与该回授时脉二者之相差而获得一相差脉宽；一累加单元，耦接至该低解析度相差检测单元，以于该相差脉宽内累加该回授信号，以获得一输出选取信号；一高解析度相差检测单元，检测该参考信号与该回授信号二者之相差而获得一相差值；一常数单元，提供至少一常数值；以及一第一选择器，耦接至该累加单元、该高解析度相差检测单元与该常数单元，依据该输出选取信号选择将该相差值与该常数值其中一者输出；一数位回路滤波器，其输入端接收该第一选择器的输出；一数位控制振荡器，其控制端耦接至该数位回路滤波器的输出端，而该数位控制振荡器的输出端提供一锁相信号；以及一可程式除频器，其输入端耦接至该数位控制振荡器的输出端，而该可程式除频器的输出端提供该回授信号，其中该可程式除频器受控于该回授时脉而动态决定其内部的除频倍率。如申请专利范围第11项所述之数位锁相回路，其中该低解析度相差检测单元包括：一第一正反器，其触发端接收该参考信号，其输入端接收一第一逻辑值；一第二正反器，其触发端接收该回授时脉，其输入端接收该第一逻辑值；一反及闸，其第一输入端耦接至该第一正反器的输出端，该反及闸的第二输入端耦接至该第二正反器的输出端，而该反及闸的输出端耦接至该第一与该第二正反器的重置端；以及一或闸，其第一输入端耦接至该第一正反器的输出端，该或闸的第二输入端耦接至该第二正反器的输出端，而该或闸的输出端提供该相差脉宽。如申请专利范围第12项所述之数位锁相回路，其中该低解析度相差检测单元更包括：一第三正反器，其触发端耦接至该第一正反器的输出端，该第三正反器的输入端耦接至该第二正反器的输出端，而该第三正反器的输出端输出一变补信号。如申请专利范围第13项所述之数位锁相回路，其中当该变补信号出现逻辑高准位时，将该第一选择器的输出值变补，以表示负的相差输出；当该变补信号出现逻辑低准位时，该第一选择器的输出值不变，以表示正的相差输出。如申请专利范围第11项所述之数位锁相回路，其中该累加单元包括：一第一累加器，其重置端耦接至该低解析度相差检测单元，该第一累加器的输入端耦接至该可程式除频器的输出端以接收该回授信号，用以于该相差脉宽内累加该回授信号；以及一第四正反器，其触发端耦接至该低解析度相差检测单元，该第四正反器的输入端耦接至该第一累加器的输出端，用以于该相差脉宽结束时闩锁该第一累加器的输出，而从该第四正反器的输出端提供该输出选取信号。如申请专利范围第11项所述之数位锁相回路，其中该累加单元包括：一倍频电路，其输入端耦接至该可程式除频器的输出端以接收该回授信号；一第一累加器，其重置端耦接至该低解析度相差检测单元，该第一累加器的输入端耦接至该倍频电路的输出端，用以于该相差脉宽内累加该倍频电路的输出；以及一第四正反器，其触发端耦接至该低解析度相差检测单元，该第四正反器的输入端耦接至该第一累加器的输出端，用以于该相差脉宽结束时闩锁该第一累加器的输出，而从该第四正反器的输出端提供该输出选取信号。如申请专利范围第11项所述之数位锁相回路，其中该高解析度相差检测单元包括：一第五正反器，其触发端耦接至该可程式除频器的输出端以接收该回授信号，其输入端接收该参考信号；以及一时间至数位转换器，其第一输入端接收该参考信号，其第二输入端耦接至该第五正反器的输出端，而该时间至数位转换器的输出端提供该相差值。如申请专利范围第17项所述之数位锁相回路，其中该时间至数位转换器包括：一计时器，其起始端接收该参考信号，其停止端耦接至该第五正反器的输出端，而该计时器的输出端提供该相差值。如申请专利范围第11项所述之数位锁相回路，其中该常数单元包括至少一暂存器，用以纪录并提供该常数值。如申请专利范围第11项所述之数位锁相回路，其中该常数单元包括：一暂存器，用以纪录并提供一阶值；以及至少一第一乘法器，耦接至该暂存器，用以将该阶值乘一倍数后输出做为该常数值。如申请专利范围第11项所述之数位锁相回路，其中该数位回路滤波器包括：至少一无限脉冲响应数位滤波器，其输入端耦接至该第一选择器的输出端；一第二乘法器，其输入端耦接至该无限脉冲响应数位滤波器的输出端，用以将其输入端的资料乘一调整参数后输出；多个增益电路，该些增益电路之输入端耦接至该第一选择器的输出端，其中该些增益电路具有不同的增益值；一第二选择器，耦接至该累加单元与该些增益电路，依据该累加单元所输出的输出选取信号选择将该些增益电路其中一者的输出传送至该第二选择器的输出端；一第二累加器，其输入端接至该第二选择器的输出端；以及一加法器，其第一输入端耦接至该第二乘法器的输出端，该加法器的第二输入端耦接至该第二累加器的输出端，而该加法器的输出端作为该数位回路滤波器的输出端。如申请专利范围第11项所述之数位锁相回路，更包括：一第一加法器，耦接至该数位回路滤波器，其中该数位回路滤波器产生一调整值给该第一加法器，而该第一加法器依据该调整值调整一频道设定值后输出一调整结果；以及一调变器，耦接至该第一加法器与该可程式除频器，用以依据该调整结果而动态控制该可程式除频器的除频倍率。如申请专利范围第22项所述之数位锁相回路，其中该数位回路滤波器包括：至少一无限脉冲响应数位滤波器，其输入端耦接至该第一选择器的输出端；一第二乘法器，其输入端耦接至该无限脉冲响应数位滤波器的输出端，用以将其输入端的资料乘一第一调整参数后输出；多个增益电路，该些增益电路之输入端耦接至该第一选择器的输出端，其中该些增益电路具有不同的增益值；一第二选择器，耦接至该累加单元与该些增益电路，依据该累加单元所输出的输出选取信号选择将该些增益电路其中一者的输出传送至该第二选择器的输出端；一第二累加器，其输入端接至该第二选择器的输出端；一第二加法器，其第一输入端耦接至该第二乘法器的输出端，该第二加法器的第二输入端耦接至该第二累加器的输出端，而该第二加法器的输出端作为该数位回路滤波器的输出端；以及一第三乘法器，其输入端耦接至该第二选择器的输出端，用以将该第二选择器的输出乘一第二调整参数后输出该调整值给该第一加法器。 |
