一种主备时钟切换的方法及系统

摘要

一种主备时钟切换的方法，应用于包括主时钟板和备时钟板的系统，该主时钟板和备时钟板的时钟分发芯片分别跟踪本时钟板的同频时钟源，并通过各自的逻辑芯片实现主备时钟和数据的互传，要切换主备时钟时，向主时钟板的逻辑芯片发送预切换指令，主时钟板的逻辑芯片收到后，向备时钟板的逻辑芯片发送同步指令；备时钟板的逻辑芯片收到后，向备时钟板的时钟分发芯片发送一脉冲形式的有效的同步信号；备时钟板的时钟分发芯片在同步信号有效时停止时钟输出，在同步信号无效后，经过一第一延时时间后恢复时钟输出，将主备时钟相位对齐，然后指示主时钟板和备时钟板执行主备切换。本发明不会因切换而导致相位瞬变、系统不稳定和可靠性差，同时占用资源少。

主权项

一种主备时钟切换的方法，应用于包括主时钟板和备时钟板的系统，该主时钟板和备时钟板的时钟分发芯片分别跟踪本时钟板的同频时钟源，并通过各自的逻辑芯片实现主备时钟和数据的互传，该方法包括：要切换主备时钟时，向主时钟板的逻辑芯片发送预切换指令，主时钟板的逻辑芯片收到预切换指令后，向备时钟板的逻辑芯片发送同步指令；备时钟板的逻辑芯片收到该同步指令后，向备时钟板的时钟分发芯片发送一脉冲形式的有效的同步信号；备时钟板的时钟分发芯片在同步信号有效时停止时钟输出，在同步信号无效后，经过一第一延时时间后恢复时钟输出，将主备时钟相位对齐；主备时钟相位对齐后，指示主时钟板和备时钟板执行主备切换；所述第一延时时间等于t1和Δt之和，其中t1为时钟分发芯片从同步信号无效到恢复时钟输出的固有延时，Δt是为时钟分发芯片配置的延时，Δt按下式来确定：t1+t2+t3+Δt＝n*ts其中：n为整数；ts为主、备时钟周期；t2是主时钟板的时钟从主时钟板的时钟分发芯片输出后，经主时钟板的逻辑芯片到达备时钟板的逻辑芯片的延时；t3是备时钟板接收到同步指令，到输出同步信号的延时。