| 发明名称 | 集成电路结构 | ||
| 摘要 | 本发明揭露一种集成电路结构，包含有第一栅极条，位于第一栅极条侧壁的栅极间隙壁，与接触蚀刻终止层(CESL)，其具有低于栅极间隙壁的顶面的底部分。其中栅极间隙壁的一部分侧壁并没有接触蚀刻终止层形成于之上。 | ||
| 申请公布号 | CN101924106B | 申请公布日期 | 2012.01.11 |
| 申请号 | CN201010205904.X | 申请日期 | 2010.06.13 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 钟汉邠;谢博全;王祥保;陶宏远 |
| 分类号 | H01L27/092(2006.01)I;H01L29/423(2006.01)I;H01L23/522(2006.01)I;H01L21/8238(2006.01)I;H01L21/28(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L27/092(2006.01)I |
| 代理机构 | 北京律诚同业知识产权代理有限公司 11006 | 代理人 | 陈红 |
| 主权项 | 一种集成电路结构，该集成电路结构至少包含：一第一栅极条；一第二栅极条，与该第一栅极条相邻间隔一洞而设置；一栅极间隙壁，位于该第一栅极条的一侧壁上；以及一接触蚀刻终止层，包含一底部分，其中该底部分低于该栅极间隙壁的一顶面，并位于该洞之中，该栅极间隙壁的一部分侧壁上无接触蚀刻终止层。 | ||
| 地址 | 中国台湾新竹市新竹科学工业园区力行六路八号 | ||