使用统计时序分析识别及改进鲁棒设计

摘要

统计时序分析技术可以用在以一致的方式通过合成、布局和布线的整个设计流程而导致鲁棒电路的建构。一个示例性技术可以包括接收具有时序模型的设计的库数据。通过比较这个数据的实施，可以基于一套标准来定义鲁棒电路，所述标准可以包括最差违反时间容限、端点时间容限分布、时序约束违反以及总的违反时间容限。在这一点上，统计时序分析可以用在驱动逻辑改变而在所述设计上产生改进的鲁棒性。所述统计时序分析可以使用与在统计时序分析中的弧相关的统计时序延迟而作为平均数以及将指定百分比的所述平均数作为标准差。

主权项

一种在设计流程中产生电路以用于实施过程的方法，所述方法包含：接收包含时序模型的设计的库数据；基于最差违反时间容限和总违反时间容限的至少一者以及端点时间容限分布和时序约束违反的数量的至少一者来定义出鲁棒电路；以及使用统计时序分析以驱动在所述设计中产生改进的鲁棒电路的逻辑改变，其中所述统计时序分析塑造在静态时序分析的所述设计的弧上的统计延迟分布，其中在所述弧上的所述统计延迟分布包括：使用关联于在统计时序分析中所述弧的静态时序延迟作为平均值；以及使用所述平均值的指定百分比为标准差，其中所述指定百分比是从变化的时钟预算的评估以及在门上的延迟变化的评估的其中之一而获得。