3D集成电路结构以及检测芯片结构是否对齐的方法

摘要

本申请公开了一种3D集成电路结构以及检测芯片结构是否对齐的方法。该电路结构包括第一芯片结构，该芯片结构包括第一半导体衬底、第一绝缘层以及第一检测结构；第一检测结构包括：分布于第一绝缘层两侧的检测基体，检测基体包括第一导体、至少两个第二导体和至少一个第三导体；其中，第一导体位于第一绝缘层的一侧，并与第二导体的一端连接；第三导体形成于第二导体之间并与第二导体之间绝缘，第三导体远离第一导体的端部呈阶梯状变化；其中，第三导体与第二导体之间正对的长度相等，在第三导体所在的方向上，位于两侧的检测基体上互相对应的第三导体远离第一导体的端部的投影之间距离相等。本发明适用于集成电路制造中优化芯片结构之间的对齐。

主权项

一种3D集成电路结构，包括：第一芯片结构，所述第一芯片结构包括第一半导体衬底、第一绝缘层以及第一检测结构，其中第一绝缘层位于所述第一半导体衬底上，第一检测结构嵌入于第一绝缘层形成；所述第一检测结构包括：分布于所述第一绝缘层两侧的检测基体，所述检测基体包括第一导体、至少两个第二导体和至少一个第三导体；其中，所述第一导体位于所述第一绝缘层的一侧，并与所述第二导体的一端连接；所述第三导体形成于第二导体之间并与所述第二导体之间绝缘，所述第三导体远离第一导体的第一端部呈阶梯状变化；其中，所述第三导体与第二导体之间正对的长度相等，并且在所述第三导体的长度所在的方向上，位于两侧的检测基体上互相对应的所述第一端部的投影之间距离相等。