一种到达接口总线的集成电路及其构成的存储器

摘要

本发明提供经由高级存储器缓冲器来校准通过具有不同长度的数据总线进行的读取/写入存储器存取的方法和设备。

主权项

一种到达接口总线的集成电路，所述集成电路包含：多个端口，其用于分别与多个数据总线介接；端口，其用于与所述多个数据总线的共同时钟总线介接；和可调节电路，其与所述多个端口耦合以平衡所述多个数据总线上的延迟；其中所述可调节电路包含多个可调节延迟块和一校准控制器；其中所述校准控制器确定从第一数据总线取样的数据与从第二数据总线取样的数据之间的相位差，以调节与所述第二数据总线耦合的延迟块。