| 发明名称 | GaN衬底、制造GaN衬底的方法、制造接合有GaN层的衬底的方法和制造半导体器件的方法 | ||
| 摘要 | 本发明提供一种具有最小的机械加工余量以便于稳定加工的GaN衬底及其制造方法；本发明还提供一种利用所述GaN衬底制造接合有GaN层的衬底和半导体器件的方法。本发明的GaN衬底20包含第一区域20j和具有比所述第一区域20j的Ga/N原子比更高的Ga/N原子比的第二区域20i；其中所述第二区域20i以自一个主表面20m起预定深度为D的位置为中心，从深度D-ΔD扩展到深度D+ΔD，所述第二区域的所述深度为D的部位的Ga/N原子比与所述第一区域20j的深度在D+4ΔD以上的部位的Ga/N原子比之差是所述深度为D+ΔD的部位的Ga/N原子比与所述第一区域20j的所述深度在D+4ΔD以上的部位的Ga/N原子比之差的三倍，且其中所述第二区域20i的Ga/N原子比对所述第一区域20j的深度在D+4ΔD以上的部位的Ga/N原子比之比至少为1.05。 | ||
| 申请公布号 | CN102308032A | 申请公布日期 | 2012.01.04 |
| 申请号 | CN200980156201.8 | 申请日期 | 2009.11.13 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 八乡昭广 |
| 分类号 | C30B29/38(2006.01)I;C30B31/20(2006.01)I;H01L21/205(2006.01)I;H01L33/32(2006.01)I | 主分类号 | C30B29/38(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 陈海涛;樊卫民 |
| 主权项 | 一种GaN衬底，其包含：第一区域；和具有比所述第一区域的Ga/N原子比更高的Ga/N原子比的第二区域；其中所述第二区域以自所述衬底的一个主表面起预定深度为D的位置为中心，从深度D‑ΔD扩展到深度D+ΔD，且所述深度为D的部位的Ga/N原子比与所述第一区域的所述深度在D+4ΔD以上的部位的Ga/N原子比之差是所述深度为D+ΔD的部位的Ga/N原子比与所述第一区域的所述深度在D+4ΔD以上的部位的Ga/N原子比之差的三倍，且所述第二区域的Ga/N原子比对所述第一区域的所述深度在D+4ΔD以上的部位的Ga/N原子比之比至少为1.05。 | ||
| 地址 | 日本大阪府 | ||