显示面板及其驱动电路

摘要

本发明公开了一种显示面板及驱动电路，该驱动电路包括多条栅极线、多条第一数据线、多条第二数据线、多个第一次像素、多个第二次像素、多个第三次像素以及多个第四次像素。第一次像素、第二次像素、第三次像素与第四次像素呈矩阵方式排列。各第二次像素分别电性连接至各第一次像素，且各第一次像素电性连接至相对应的第一数据线。各第四次像素分别电性连接至各第三次像素，且各第三次像素电性连接至相对应的第一数据线。

主权项

一种驱动电路，其特征在于，包括：多条栅极线；多条第一数据线；多条第二数据线，其中第(m+1)条第二数据线设于第(m+1)条第一数据线与第(m+2)条第一数据线之间，且第(m+2)条第一数据线设于第(m+1)条第二数据线与第(m+2)条第二数据线之间；多个第一次像素，分别设于两相邻的第(2n+1)条栅极线与第(2n+2)条栅极线之间与两相邻的第(m+1)条第二数据线与第(m+2)条第一数据线之间，以及两相邻的第(2n+2)条栅极线与第(2n+3)条栅极线之间与两相邻的第(m+1)条第一数据线与第(m+1)条第二数据线之间；多个第二次像素，分别设于两相邻的第(2n+1)条栅极线与第(2n+2)条栅极线之间与两相邻的第(m+1)条第一数据线与第(m+1)条第二数据线之间，以及两相邻的第(2n+2)条栅极线与第(2n+3)条栅极线之间与两相邻的第(m+2)条第一数据线与第(m+1)条第二数据线之间，其中各该第二次像素分别电性连接至各该第一次像素；多个第三次像素，分别设于两相邻的第(2n+1)条栅极线与第(2n+2)条栅极线之间与两相邻的第(m+1)条第一数据线与第(m+1)条第二数据线之间，以及两相邻的第(2n+2)条栅极线与第(2n+3)条栅极线之间与两相邻的第(m+2)条第一数据线与第(m+1)条第二数据线之间；以及多个第四次像素，分别设于两相邻的第(2n+1)条栅极线与第(2n+2)条栅极线之间与两相邻的第(m+1)条第二数据线与第(m+2)条第一数据线之间，以及两相邻的第(2n+2)条栅极线与第(2n+3)条栅极线之间与两相邻的第(m+1)条第一数据线与第(m+1)条第二数据线之间，其中各该第四次像素分别电性连接至各该第三次像素，且所述第一次像素、所述第二次像素、所述第三次像素与所述第四次像素呈矩阵方式排列；其中，第(2n+1)条栅极线电性连接位于第(2n+1)条栅极线与第(2n+2)条栅极线间的该第二次像素与该第四次像素；第(2n+2)条栅极线电性连接位于第(2n+1)条栅极线与第(2n+2)条栅极线间的该第一次像素与该第三次像素，以及电性连接位于第(2n+2)条栅极线与第(2n+3)栅极线间的该第二次像素与该第四次像素；第(2n+3)条栅极线电性连接位于第(2n+2)条栅极线与第(2n+3)栅极线间的该第一次像素与该第三次像素；第(m+1)条第一数据线电性连接位于第(m+1)条第一数据线与第(m+1)条第二数据线之间的该第一次像素；第(m+1)条第二数据线电性连接位于第(m+1)条第一数据线与第(m+1)条第二数据线之间，与位于第(m+1)条第二数据线与第(m+2)条第一数据线之间的该第三次像素；第(m+2)条第一数据线电性连接位于第(m+2)条第一数据线与第(m+1)条第二数据线之间的该第一次像素，而m与n为大于等于0的整数。