发明名称 半导体器件及制造此类半导体器件的方法
摘要 本发明涉及带有衬底和半导体主体(1)的半导体器件(10),其包括带有源区(2)和漏区(3)的第一FET(3),源区(2)和漏区(3)带有由金属硅化物构成的连接区(2B、3B)并且连接至源区延伸部分(2A)和漏区延伸部分(3A),源区延伸部分(2A)和漏区延伸部分(3A)毗连位于栅(6)下方的通道区(4)并且具有比源区(2)和漏区(3)更小的厚度和更低的掺杂浓度。源区(2)和漏区(3),以及源区延伸部分(2A)和漏区延伸部分(3A)通过具有第一导电性类型的中间区(2C、3C)互相连接,其中中间区(2C、3C)的厚度和掺杂浓度介于其源区(2)和漏区(3)与延伸部分(2A、3A)的厚度和掺杂浓度之间。这样,在连接区(2B、3B)与衬底之间的泄漏电流的发生情况和短路的危险就受到限制,同时使用源区延伸部分(2A)和漏区延伸部分(3A)的优点得以保持。优选地,中间区(2C、3C)紧挨着栅(6)位于垫片(7)下方,并且它们优选地使用优选地倾斜的离子注入形成。
申请公布号 CN1868046B 申请公布日期 2011.12.28
申请号 CN200480030424.7 申请日期 2004.10.07
申请人 NXP股份有限公司 发明人 M·J·H·范达尔;R·C·苏尔迪努
分类号 H01L21/336(2006.01)I;H01L21/265(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 王波波
主权项 一种用于制造带有衬底和硅半导体主体的半导体器件的方法,该器件包括场效应晶体管,其中在半导体主体的表面处,形成有源区,源区与更低掺杂、更薄的源区延伸部分相连接,并且形成有漏区,漏区与更低掺杂、更薄的漏区延伸部分相连接,所述区和延伸部分为第一导电性类型,并且在所述区和延伸部分之间形成通道区,该通道区为与第一导电性类型相反的第二导电性类型,通道区带有电介质区,在电介质区上形成有栅电极,并且其中源区和漏区带有包括金属硅化物的连接区,其特征在于,具有第一导电性类型的中间区在各情况下形成于源区和源区延伸部分之间以及漏区和漏区延伸部分之间,其中中间区的厚度和掺杂浓度介于通过中间区彼此连接的区与延伸部分的厚度和掺杂浓度之间,由电绝缘材料构成的垫片形成于栅电极的两侧上,该方法包括以下步骤:在栅电极的侧部存在垫片的情况下通过倾斜离子注入具有第一导电性类型的掺杂元素而形成中间区,该倾斜离子注入与半导体主体表面的法线成锐角进行;去除栅电极的两侧上的垫片;以及通过额外的离子注入形成源区延伸部分和漏区延伸部分。
地址 荷兰艾恩德霍芬