发明名称 用于提高包括半导体材料的结构的质量的方法
摘要 本发明涉及一种方法,其可应用于半导体结构和III-氮化物材料层的外延生长过程中,从而接连提高连续层的质量。在初始表面上生长中间外延层,以使生长坑形成在初始表面中所存在的表面位错处。然后根据外延横向过生长的已知现象在中间层上生长跟随层,因此其横向延伸并且封闭至少相交生长坑的聚结。优选地,在生长跟随层之前,沉积间断的介质材料薄膜,以使介质材料间断沉积,以便降低横向生长材料中的位错的数量。本发明的方法可以对相同的结构执行多次。此外,本发明还涉及通过这些方法制造的半导体结构。
申请公布号 CN102301447A 申请公布日期 2011.12.28
申请号 CN200980145505.4 申请日期 2009.11.13
申请人 S.O.I.TEC绝缘体上硅技术公司 发明人 C·阿雷纳
分类号 H01L21/02(2006.01)I 主分类号 H01L21/02(2006.01)I
代理机构 北京戈程知识产权代理有限公司 11314 代理人 程伟;孙向民
主权项 一种制造具有减少的数量的表面位错的半导体结构的方法,包括:增强半导体表面处出现的多个露头表面位错周围的表面扰动的范围;沉积介质掩蔽材料层,以便以间断的方式覆盖至少多个露头表面位错周围的表面的扰动部分,表面的一些部分覆盖有掩蔽材料,而表面的其他部分没有被这样覆盖,以及形成具有基本连续的横向范围和减少的数量的表面位错的跟随半导体层。
地址 法国贝尔尼