像素阵列基板

摘要

本发明提出一种像素阵列基板，包括基板、多条第一与第二扫描线、多个像素、多个第一与第二补偿结构。多个像素包括多个第一像素与多个第二像素，位于成对的第一扫描线、第二扫描线以及数据线之间。第一像素与第一扫描线及数据线的第一侧相连，第二像素与第二扫描线及数据线的第二侧相连。第一与第二补偿结构分别位于所对应的数据线的第二侧与第一侧，包括导体图案、半导体图案以及源极补偿图案。第一与第二补偿结构的导体图案分别与第一与第二扫描线电连接，且与源极补偿图案至少部分重叠。源极与源极补偿图案分别与数据线电连接。

主权项

一种像素阵列基板，其特征在于，该像素阵列基板包括：一基板；多条第一扫描线与多条第二扫描线，该多条第一扫描线和该多条第二扫描线成对设置在该基板上；多条数据线，与该多条第一扫描线和该多条第二扫描线垂直相互交叉设置；多个像素，其包括多个第一像素与多个第二像素，且位于成对的一该第一扫描线、一该第二扫描线与该多条数据线之间，其中该多个第一像素与该多条第一扫描线及该多条数据线的一第一侧相连，该多个第二像素与该多条第二扫描线及该多条数据线的一第二侧相连；多个第一补偿结构，各该第一补偿结构位于所对应的该数据线的该第二侧，各该第一补偿结构包括：一第一导体图案，与该第一扫描线连接；一第一半导体图案，位于该第一导体图案上方；一第一源极补偿图案，至少部分位于该第一半导体图案上且与该数据线电连接；以及多个第二补偿结构，各该第二补偿结构位于所对应的该数据线的该第一侧，各该第二补偿结构包括：一第二导体图案，与该第二扫描线连接；一第二半导体图案，位于该第二导体图案上方；以及一第二源极补偿图案，至少部分位于该第二半导体图案上且与该数据线电连接。