发明名称 存储器系统
摘要 一种存储器系统包括:DRAM 20,其以等于或小于簇的单位执行写入和读出;NAND存储器10,其以页单位执行写入和读出,以及管理表群组,在其中存储管理信息,所述管理信息包括存储在DRAM 20和NAND存储器10中的数据的存储位置。当从外部接收到读出请求时,在未被写入的逻辑地址区存在于被请求读出的逻辑地址区所映射到的NAND存储器的存储区中时,数据管理单元120向外部通知与该逻辑地址区相关联的存储在DRAM 20中的固定数据。
申请公布号 CN101681314B 申请公布日期 2011.12.28
申请号 CN200980000133.6 申请日期 2009.02.10
申请人 株式会社东芝 发明人 矢野纯二;松崎秀则;初田幸辅
分类号 G06F12/16(2006.01)I;G06F3/06(2006.01)I;G06F3/08(2006.01)I 主分类号 G06F12/16(2006.01)I
代理机构 北京市中咨律师事务所 11247 代理人 杨晓光;于静
主权项 一种存储器系统,包括:作为高速缓冲存储器的第一存储区,其包括易失性半导体存储器;第二存储区和第三存储区,其包括非易失性半导体存储器,在所述第二存储区和所述第三存储区中,以物理页为单位执行读出和写入,且以物理块为单位执行擦除,所述物理块单位的大小为所述物理页单位的两倍或更大的自然数倍;管理表群组,在其中存储管理信息,所述管理信息包括存储在所述第一、第二和第三存储区中的数据的存储位置;以及控制器,其以与物理块中的一个或多个物理块相关联的逻辑块为单位将所述非易失性半导体存储器的存储区分配给所述第二存储区和所述第三存储区,其中,当从外部接收到读出请求时,所述控制器基于所述管理表群组而判定未被写入的逻辑地址区是否存在于被请求读出的逻辑地址区所映射到的所述第二或第三存储区中,并且当存在所述未被写入的逻辑地址区时,向外部通知与所述未被写入的逻辑地址区相关联的预定的固定数据,而不对所述非易失性半导体存储器进行存取。
地址 日本东京都