具备漏极电压保护的功率半导体组件及其制作方法

摘要

本发明提供一种具备漏极电压保护的功率半导体组件包含有一半导体基底、一沟槽式栅极晶体管组件以及一沟槽式静电防护组件。半导体基底的上表面具有一第一沟槽与一第二沟槽。沟槽式栅极晶体管组件是设置于第一沟槽与半导体基底中，而沟槽式静电防护组件设置于第二沟槽中，且包含一第一掺杂区、一第二掺杂区以及一第三掺杂区。第二掺杂区与第三掺杂区分别电性连接于沟槽式栅极晶体管组件的漏极与栅极。借此提供优良的静电防护能力。

主权项

一种制作具备漏极电压保护的功率半导体组件的方法，其特征在于，包含，提供一半导体基底，其具有一第一导电类型，该半导体基底上定义有一漏极连接区、一第一组件区以及一设置于该漏极连接区与该第一组件区间的第二组件区，位于该第一组件区中的该半导体基底中具有一第一沟槽，且位于该第二组件区中的该半导体基底中具有一第二沟槽；于该第一沟槽与该第二沟槽的表面形成一第一绝缘层；于该第一沟槽中形成一栅极导电层以及于该第二沟槽中形成一第一掺杂区，其中该第一掺杂区具有一第二导电类型；于该第一掺杂区中形成一具有该第一导电类型的第二掺杂区与一第三掺杂区，其中该第一掺杂区、该第二掺杂区以及该第三掺杂区构成一沟槽式静电防护组件；覆盖一第二绝缘层于该半导体基底上；以及于该第二绝缘层上形成一源极金属层、一栅极金属层以及一漏极连接电极，其中该第二掺杂区电性连接至该漏极连接电极，且该第三掺杂区电性连接至该栅极金属层，而该栅极金属层电性连接至该栅极导电层。