全集成锁相环频率综合器

摘要

本发明公开了一种全集成锁相环频率综合器，其包括：压控振荡器，具有控制电压输入端和差分输出端；四分频器，其差分输入端连接所述压控振荡器的差分输出端，其差分输出端连接整个锁相环频率综合器的输出端；多模分频器，其信号输入端连接四分频器的一路差分输出端，第一控制输入端连接到∑-Δ调制器的输出端，第二控制输入端连接到分频比控制字；数控电荷泵，其输入端连接鉴频鉴相器的输出端；环路滤波器，其输入端连接电荷泵的输出端，输出端连接压控振荡器的控制电压输入端。本发明的全集成锁相环频率综合器，既能减小锁相环芯片面积，便于全集成，又能产生低噪声、低失配的双路正交的差分信号，实现频率综合器的低功耗，还能校准环路带宽，优化锁相环频率综合器的噪声性能、杂散性能和锁定速度。

主权项

一种全集成锁相环频率综合器，其特征在于，所述频率综合器包括：压控振荡器，具有控制电压输入端和差分输出端；四分频器，其差分输入端连接所述压控振荡器的差分输出端，所述四分频器的差分输出端连接整个锁相环频率综合器的输出端；∑‑Δ调制器，其输入端连接分频比控制字；多模分频器，其信号输入端连接四分频器的一路差分输出端，第一控制输入端连接到∑‑Δ调制器的输出端，第二控制输入端连接到分频比控制字；鉴频鉴相器，其两个输入端分别连接多模分频器的输出端和晶振输入端；数控电荷泵，其输入端连接鉴频鉴相器的输出端；环路滤波器，其输入端连接数控电荷泵的输出端，输出端连接压控振荡器的控制电压输入端；所述的数控电荷泵包括：十五个PMOS管，第一PMOS管、第四PMOS管、第七PMOS管、第十PMOS管、第十三PMOS管的源极连接在一起后连接到电源，第一PMOS管、第二PMOS管的栅极连接后接地，第一PMOS管的漏极连接到第二PMOS管的源极，第二PMOS管的漏极连接到第三PMOS管的源极，第四PMOS管的漏极连接到第五PMOS管的源极，第五PMOS管的漏极连接到第六PMOS管的源极，第七PMOS管的漏极连接到第八PMOS管的源极，第八PMOS管的漏极连接到第九PMOS管的源极，第十PMOS管的漏极连接第十一PMOS管的源极，第十一PMOS管的漏极连接到第十二PMOS管的源极，第十三PMOS管的漏极连接第十四PMOS管的源极，第十四PMOS管的漏极连接第十五PMOS管的源极；第五PMOS管、第八PMOS管、 第十一PMOS管、第十四PMOS管的栅极相连后连接到数控电荷泵的灌电流输入端，第三PMOS管、第六PMOS管、第九PMOS管、第十二PMOS管、第十五PMOS管的栅极相连，第六PMOS管、第九PMOS管、第十二PMOS管、第十五PMOS管的漏极相连后连接到数控电荷泵的输出端；十八个NMOS管，第一NMOS管的漏极连接偏置电流输入端，第一NMOS管的栅极与第一NMOS管的漏极相连，第一NMOS管的源极连接第二NMOS管的漏极，第二NMOS管的源极连接第三NMOS管的漏极，第四NMOS管的漏极连接第三PMOS管的漏极，第四NMOS管的源极连接第五NMOS管的漏极，第五NMOS管的源极连接第六NMOS管的漏极，第二NMOS管、第三NMOS管、第五NMOS管、第六NMOS管的栅极连接后接到电源，第七NMOS管的漏极接第六PMOS管的漏极，第七NMOS管的源极接第八NMOS管的漏极，第八NMOS管的源极接第九NMOS管的漏极，第九NMOS管的栅极接第一控制字，第十NMOS管的漏极接第九PMOS管的漏极，第十NMOS管的源极接第十一NMOS管的漏极，第十一NMOS管的源极接第十二NMOS管的漏极，第十二NMOS管的栅极接第二控制字，第十三NMOS管的漏极接第十二PMOS管的漏极，第十三NMOS管的源极接第十四NMOS管的漏极，第十四NMOS管的源极接第十五NMOS管的漏极，第十五NMOS管的栅极接第三控制字，第十六NMOS管的漏极接第十五PMOS管的漏极，第十六NMOS管的源极接第十七NMOS管的漏极，第十七NMOS管的源极接第十八NMOS管的漏极，第十八NMOS管的栅极接第四控制字,第一NMOS管、第四NMOS管、第七NMOS管、第十NMOS管、第十三NMOS管、第十六NMOS管的栅极相连，第八NMOS管的栅极、第十一NMOS管的栅极、第十四NMOS管的栅极、第十七NMOS管的栅极相连后连接到数控电荷泵的拉电流输入端，第三NMOS管、第六 NMOS管、第九NMOS管、第十二NMOS管、第十五NMOS管、第十八NMOS管的源极相连后接地；四个反相器，第一反相器的输入端连接第一控制字，第一反相器的输出端连接第四PMOS管的栅极，第二反相器的输入端连接第二控制字，第二反相器的输出端连接第七PMOS管的栅极，第三反相器的输入端连接第三控制字，第三反相器的输出端连接第十PMOS管的栅极，第四反相器的输入端连接第四控制字，第四反相器的输出端连接第十三PMOS管的栅极；一个运算放大器，运算放大器的同相输入端接第四NMOS管的漏极，运算放大器的反相输入端接第七NMOS管的漏极，运算放大器的输出端接第三PMOS管的栅极。