发明名称 DELAY TIME DETERMINING METHOD, DELAY TIME ADJUSTING METHOD AND VARIABLE DELAY CIRCUIT
摘要 <p>가변 지연 회로(1)는, 지연 소자 D1∼Dn이 직렬로 접속된 다단 지연 회로(20)와, 1개 또는 복수개의 지연 소자 D1∼Dn에 기준 클록을 통과시켜 얻어지는 지연량이 다른 지연 신호 중 어느 하나를 선택하는 선택부(21)와, 복수의 지연 신호로부터 순차적으로 선택한 신호의 신호 논리를, 기준 클록에 동기한 판정 타이밍에서 각각 판정하는 판정부(23)와, 이 판정 타이밍에 있어서 기준 클록의 논리에 변화가 발생하고 있는 지연 소자 Dm, Dk를 적어도 2개 검출하는 변화점 검출부(24)를 구비하고, 검출된 2개의 지연 소자 Dm, Dk에 각각 도달할 때까지 클록 신호가 통과하는 지연 소자의 개수의 차(k-m)를 원하는 지연 시간을 발생시키는 지연 소자의 개수로서 이용한다.</p>
申请公布号 KR101099179(B1) 申请公布日期 2011.12.27
申请号 KR20097018867 申请日期 2007.03.30
申请人 发明人
分类号 H03K5/153 主分类号 H03K5/153
代理机构 代理人
主权项
地址