| 摘要 |
<p>고전위가 인가되는 센스 저항(9)과 제 1 로직회로(26)가 형성된 고전위 로직영역(25)의 주위를 둘러싸도록, 분리 영역(30)을 개재시켜, RESURF 영역(24)이 형성되어 있다. RESURF 영역(24)의 외측에는, 접지 전위에 대해 제2 로직회로(22)를 구동시키는데 필요한 구동전압 레벨이 인가되는 제2 로직회로 영역이 형성되어 있다. RESURF 영역(24)에서는, 전계효과 트랜지스터(T)의 드레인 전극(12)이 내주를 따라 형성되고, 소스 전극(10)이 외주를 따라 형성되어 있다. 또한, 센스 저항(9)에 접속된 폴리실리콘 저항(4)이, 내주측에서 외주측을 향해 스파이럴 형상으로 형성되어 있다. 이에 따르면, 반도체 기판에 있어서 회로가 형성되는 영역의 점유면적을 삭감하여 소형화를 도모할 수 있는 반도체장치가 얻어진다.</p> |
