| 摘要 |
<p>본 발명은 박막 MEMS 칩 및 IC 칩의 3D 패키지에 관한 것으로, 더욱 상세하게는 2개 이상의 박막 IC 칩 및 MEMS 칩을 통합하고, 각 칩 간 신호 및 전력 교환을 위해 전도성 비아(via) 및 상기 전도성 비아 위에 형성된 전도성 물질로 구성되는 박막 MEMS 칩 및 IC 칩의 3D 패키지에 관한 것이다. 이를 위해 본 발명은 수직으로 적층된 적어도 2개의 박막 IC 칩들; 및 상기 박막 IC 칩들 중 적어도 하나의 상면에 적층된 박막 MEMS 칩을 포함하되, 상기 박막 IC 칩들의 상면에는 회로가 형성되고, 상기 박막 IC 칩 또는 상기 박막 MEMS 칩의 신호 및 전력 소통을 위해 상기 박막을 관통하는 전도성 비아(Via)가 형성되고, 상기 전도성 비아와 상기 회로 또는 상기 MEMS 칩을 연결하기 위해 전도성 물질이 이용되는 것을 특징으로 하는 박막 IC 칩 및 박막 MEMS 칩의 3D 패키지를 제공한다.</p> |
