| 摘要 |
<p>본 발명의 반도체 소자의 매립 게이트 형성방법은, 반도체 기판의 활성영역 내에 게이트 트렌치를 형성하는 단계; 게이트 트렌치를 장벽 금속막 및 금속막으로 매립하는 단계; 금속막 및 장벽 금속막을 리세스하여 게이트 트렌치를 일부 매립하는 매립 게이트 전극을 형성하는 단계; 매립 게이트 전극의 장벽 금속막을 금속막의 표면보다 낮은 위치까지 리세스 시키는 단계; 및 매립 게이트 전극 및 게이트 트렌치의 노출 부분을 캡핑막으로 매립하는 단계를 포함한다.</p> |
