| 摘要 |
<p>LDMOS 소자는, 제1 전도형의 기판; 상기 기판 위의 에피택셜층(epitaxial layer); 그의 아래에서 상기 제1 전도형이 되는 상기 에피택셜층의 하부에 있는 상기 제1 전도형에 대향하는 제2 전도형의 매립형 웰을 포함한다. 상기 소자는 또한, 상기 출발 에피택셜층의 상부 위에 구축된 인라인(in-line) 에피택셜층; 상기 매립형 웰 위의 상기 에피택셜층에 있어서의 상기 제2 전도형의 새들 형상 수직 도핑 그래디언트(doping gradient)와 함께 드레인과, 게이트 산화물 위의 게이트 및 소스 양쪽 사이에 배치된 필드 산화물(field oxide)을 더 포함하며, 이로 인해 상기 매립형 웰 위에 및 상기 필드 산화물의 중심부 아래에 있는 상기 인라인 에피택셜층의 도펀트 농도가 상기 드레인에 근접하고 상기 게이트에 근접한 상기 필드 산화물의 에지(edge)들에서의 도펀트 농도보다 낮게 된다.</p> |
