用于性能监视的关键路径电路

摘要

公开了一种集成电路，该集成电路具有用来监视在关键路径中的计时的监视器电路，该关键路径具有目标计时裕度。监视器电路具有两个移位寄存器，其中的一个包括延迟元件，该延迟元件将延迟值施加到接收的信号上。到两个移位寄存器的输入形成能够接收输入信号的信号输入节点。监视器电路也具有逻辑门，该逻辑门具有输出和至少两个输入，每个输入连接到两个移位寄存器的输出的对应一个上。逻辑门的输出指示是否满足目标计时裕度。

主权项

一种集成电路，具有用来监视在集成电路中的关键路径(例如，202)中的计时的监视器电路(例如，210、310)，关键路径具有目标计时裕度，所述监视器电路包括：第一移位寄存器(例如，240、340)，具有输入和输出，第一移位寄存器包括将延迟值施加到接收的信号上的延迟电路(例如，244、344/346)；第二移位寄存器(例如，230、330)，具有输入和输出，其中，第一和第二移位寄存器的输入连接在一起，以形成能够接收输入信号(例如，224、324)的信号输入节点；及逻辑电路(例如，260、360)，具有输出和至少两个输入，每个输入连接到第一和第二移位寄存器的输出的对应一个，其中，逻辑电路的输出指示是否满足目标计时裕度。