发明名称 |
具有SiGe沟道的双高k氧化物 |
摘要 |
描述了一种用于在PMOS器件区域(112、113)中具有硅锗沟道层(21)的单一衬底(15)上集成双栅氧化物(DGO)晶体管器件(50、52)和核心晶体管器件(51、53)的方法和设备,其中,每个DGO晶体管器件(50、52)包括金属栅极(25)、由第二相对高的高k金属氧化物层(24)形成的上栅氧化物区域(60、84)和由第一相对低的高k层(22)形成的下栅氧化物区域(58、84),并且其中,每个核心晶体管器件(51、53)包括金属栅极(25)和仅由第二相对高的高k金属氧化物层(24)形成的核心栅电介质层(72、98)。 |
申请公布号 |
CN102292800A |
申请公布日期 |
2011.12.21 |
申请号 |
CN201080005033.5 |
申请日期 |
2010.01.13 |
申请人 |
飞思卡尔半导体公司 |
发明人 |
罗天英;戈里·V·卡尔韦;丹尼尔·G·特克莱亚布 |
分类号 |
H01L21/336(2006.01)I;H01L21/31(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
陆锦华;刘光明 |
主权项 |
一种半导体制造工艺,包括:提供晶片,所述晶片包括具有PMOS器件区域和NMOS器件区域的第一半导体层;至少在所述PMOS器件区域上形成压缩硅锗层;在所述压缩硅锗层上方选择性形成沉积的第一高k电介质层,其中,所述第一高k电介质层由第一电介质材料形成,所述第一电介质材料具有7.0或以上的第一介电常数值;在所述PMOS器件区域中的所述第一高k电介质层上方和在所述NMOS器件区域中的第一半导体层上方,沉积第二高k电介质层,其中,所述第二高k电介质层由第二电介质材料形成,所述第二电介质材料具有比所述第一介电常数值高的介电常数值;以及在所述第二高k电介质层上方沉积一个或多个栅电极层。 |
地址 |
美国得克萨斯 |