| 发明名称 | 堆叠多芯片封装结构 | ||
| 摘要 | 本发明涉及一种堆叠多芯片封装结构，从底部起，叠层包含封装印刷电路板（PCB）、下部芯片块(Bottomdie)、上部芯片块(Topdie)，并实施了用于层间电气连接的打线接合，本发明的堆叠多芯片封装(MultiChipPackage)结构，其特征在于，在所述下部芯片块的上面形成一隔片，所述隔片形成有金属层，所述隔片一方面与所述封装PCB进行打线接合，另一方面与所述上部芯片块进行打线接合。由此，可以解决在封装PCB与上部芯片块的打线接合时由于打线的长度过长而引起的问题。 | ||
| 申请公布号 | CN102290401A | 申请公布日期 | 2011.12.21 |
| 申请号 | CN201110007392.0 | 申请日期 | 2011.01.14 |
| 申请人 | 芯光飞株式会社 | 发明人 | 姜泰信;柳承烨;郑相学 |
| 分类号 | H01L25/00(2006.01)I;H01L25/065(2006.01)I;H01L23/31(2006.01)I;H01L23/492(2006.01)I | 主分类号 | H01L25/00(2006.01)I |
| 代理机构 | 上海翼胜专利商标事务所(普通合伙) 31218 | 代理人 | 翟羽 |
| 主权项 | 一种堆叠多芯片封装结构，从底部起叠置有封装印刷电路板（PCB）、下部芯片块（Bottom die）、上部芯片块（Top die），并实施了用于层间电气连接的打线接合，所述堆叠多芯片封装(Multi Chip Package)结构，其特征在于：在所述下部芯片块的上面形成一隔片，所述隔片形成有金属层，所述隔片一方面与所述封装PCB进行打线接合，另一方面与所述上部芯片块进行打线接合。 | ||
| 地址 | 韩国京畿道城南市盆唐区亭子洞金丝塔25-1,11楼 | ||