| 发明名称 | 半导体芯片封装及其制造方法 | ||
| 摘要 | 一种半导体芯片封装，包括基板、放置在基板上的第一层以及放置在第一层上并基本上类似于第一层的第二层。第一层具有第一输入/输出(I/O)电路、延伸通过第一载体主体并连接至第一输入/输出(I/O)电路的第一贯穿过孔以及与第一I/O电路不连接的第二贯穿过孔。第二层包括第二I/O电路、连接至第二I/O电路的第三贯穿过孔以及延与第二I/O电路不连接的第四贯穿过孔。第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔。可以通过堆叠层，改变第二层相对于第一层的取向以确保第一贯穿过孔连接至第四贯穿过孔，并且第二贯穿过孔连接至第三贯穿过孔，来制造封装。 | ||
| 申请公布号 | CN102290404A | 申请公布日期 | 2011.12.21 |
| 申请号 | CN201110155667.5 | 申请日期 | 2011.06.10 |
| 申请人 | 三星电子株式会社 | 发明人 | 吴台荣;朴光一;裴升浚;梁润硕;孙宁洙;金始弘 |
| 分类号 | H01L25/065(2006.01)I;H01L23/48(2006.01)I;H01L21/98(2006.01)I;G06K19/077(2006.01)I | 主分类号 | H01L25/065(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 李敬文 |
| 主权项 | 一种半导体芯片封装，包括：第一层，包括第一载体主体、第一输入/输出I/O电路、延伸通过第一载体主体并电连接至第一输入/输出I/O电路的第一导电贯穿过孔、以及延伸通过第一载体主体并与第一I/O电路电隔离的第二导电贯穿过孔；以及放置在第一层上的第二层，第二层包括第二载体主体、第二输入/输出I/O电路、延伸通过第二载体主体并电连接至第二I/O电路的第三导电贯穿过孔、以及延伸通过第二载体主体并与第二I/O电路电隔离的第四导电贯穿过孔；其中，第一层的第一贯穿过孔电连接至第四贯穿过孔，并且第一层的第二贯穿过孔电连接至第三贯穿过孔。 | ||
| 地址 | 韩国京畿道 | ||