PLL老化电路以及半导体集成电路

摘要

本发明提供一种PLL老化电路以及半导体集成电路。在未内置环路滤波器的PLL中，使用较少的电路结构构成用于以适当的振荡频率对压控振荡器进行老化测试的附加电路。经由开关(12a)在压控振荡器(10)内的电压电流变换晶体管(11)的栅极端子上连接与晶体管(11)相同极性的进行了二极管连接的晶体管(13)的栅极，在晶体管(13)的漏极端子上连接电流源(14)，适当地调整电流源(14)供给的电流值、晶体管(11)以及晶体管(13)的尺寸比，从而可以对压控振荡器(10)内的环形振荡器供给用于进行老化测试而所需的电流。

主权项

一种PLL老化电路，向构成内置于半导体集成电路中的锁相环电路的压控振荡器中的将对电压电流变换晶体管的栅极端子施加的电压变换为电流的电压电流变换晶体管施加老化用的电压，其中，以下将上述锁相环电路称为PLL，其特征在于，具备：电流源，一端与第一电源连接；第一晶体管，具有与上述电压电流变换晶体管相同极性，并且漏极端子与上述电流源的另一端连接且源极端子与第二电源连接；以及电位切换单元，在PLL老化时，使上述压控振荡器的栅极端子的电位与上述第一晶体管的栅极端子的电位以及漏极端子的电位相等，在通常动作时，使上述电压电流变换晶体管的栅极端子成为高阻抗。